半导体装置制造方法及图纸

提供一种半导体装置，可以简化制造工序。该半导体装置，包括：半导体芯片（１）；在半导体芯片（１）的第１主面上形成的金属层（２ｂ、２ｃ）；在半导体芯片（１）的第２主面上层叠的、由多个导电膜构成的第１导电层（３ａ）；在第１金属层（２ｂ）上的，从半导体芯片１看，具有与第１导电层（３ａ）相同顺序的层结构的、由多个层叠的导电膜构成的第２导电层（３ｂ）；以及在金属层（２ｃ）上的，从半导体芯片１看，具有与第１导电层（３ａ）相同顺序的层结构的、由层叠的多个导电膜构成的第３导电层（３ｃ）。此外，多个导电膜，包括：镍膜（３ａ２）；以及与半导体芯片的接触电阻比镍膜（３ａ２）小的低接触电阻导电膜（３ａ１）。此外，从半导体芯片１的一侧，以低接触电阻导电膜（３ａ１）和镍膜（３ａ２）的顺序来形成。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体装置，特别涉及直接引线键合方式的半导体装置。
技术介绍
在现有的电力用半导体装置中，在对电力用半导体芯片进行源极板和漏极板的锡焊时，为了能够利用该锡焊进行接合，在电力用半导体芯片与各电极板之间形成镍膜。在此，源极板配设在电力用半导体芯片的第1主面侧，漏极板配设在电力用半导体芯片的第2主面侧。此外，作为电力用半导体芯片有MOSFET(金属氧化物半导体场效应晶体管)和IGBT(绝缘栅双极晶体管)等。不通过导线，把源极板和漏极板直接与在电力用半导体芯片上形成的预定的导电膜(镍膜)接合的方法，称为直接引线键合方式。近年来，为了谋求器件的低电阻化，采用了直接引线键合方式。此外，通常在电力用半导体芯片的第1主面侧形成预定的图形。为了保护该图形免受外力，在电力用半导体芯片的第1主面与镍膜之间形成铝-硅等金属层。由于在电力用半导体芯片的第2主面侧对该第2主面直接形成镍膜，产生了在电力用半导体芯片与镍膜之间的接触电阻变大的问题。因此，在第2主面侧，在电力用半导体芯片与镍膜之间，形成了与电力用半导体芯片的接触电阻小的导电膜(下面，称为低接触电阻导电膜)。但是，当对该电力用半导体装本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于包括：半导体芯片；在上述半导体芯片的第１主面上形成的第１、第２金属层；在上述半导体芯片的第２主面上层叠的、由多个导电膜构成的第１导电层；在上述第１金属层上的，从上述半导体芯片看，具有 与上述第１导电层相同顺序的层结构的、由层叠的多个导电膜构成的第２导电层；以及在上述第２金属层上的，从上述半导体芯片看，具有与上述第１导电层相同顺序的层结构的、由层叠的多个导电膜构成的第３导电层，上述多个导电膜包括：镍膜；以及 与上述半导体芯片的接触电阻比上述镍膜与上述半导体芯片的接触电阻小的低接触...

【技术特征摘要】
JP 2004-1-14 006513/20041.一种半导体装置，其特征在于包括半导体芯片；在上述半导体芯片的第1主面上形成的第1、第2金属层；在上述半导体芯片的第2主面上层叠的、由多个导电膜构成的第1导电层；在上述第1金属层上的，从上述半导体芯片看，具有与上述第1导电层相同顺序的层结构的、由层叠的多个导电膜构成的第2导电层；以及在上述第2金属层上的，从上述半导体芯片看，具有与上述第1导电层相同顺序的层结构的、由层叠的多个导电膜构成的第3导电层，上述多个导电膜包括镍膜；以及与上述半导体芯片的接触电阻比上述镍膜与上述半导体芯片的接触电阻小的低接触电阻导电膜，且从上述半导体芯片的一侧，以上述低接触电阻导电膜和上述镍膜的顺序来形成上述多个导电...

【专利技术属性】
技术研发人员：楢崎敦司，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]