像素结构及其修补方法技术

一种画素结构，包括主动元件、画素电极、下电极、多个上电极、第一介电层以及第二介电层。其中，画素电极与主动元件电性连接，下电极配置于画素电极下方，而上电极配置于下电极与画素电极之间，且上电极与画素电极电性连接。上电极与下电极重迭的总面积为Ａ，而画素电极与每一上电极重迭的部分包括接触区以及备用区，且备用区的总面积为Ｂ。另外，第一介电层配置于下电极与上电极之间，而第二介电层配置于上电极与画素电极之间，其中第一介电层的介电常数与厚度分别为ε↓［１］、ｄ↓［１］，而第二介电层的介电常数与厚度分别为ε↓［２］、ｄ↓［２］，且０．５＜（ε↓［１］.ｄ↓［２］.Ａ）／（ε↓［２］.ｄ↓［１］.Ｂ）＜１．５。

【技术实现步骤摘要】

本专利技术是有关于一种，且特别是有关于一种可避免微亮点产生的。
技术介绍
过去阴极射线管(Cathode Ray Tube，CRT)一直独占显示器市场，然而因为阴极射线管的体积庞大、且有辐射与消耗能源的议题，无法满足消费者对于轻、薄、短、小以及低消耗功率的需求。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)已逐渐成为市场的主流。薄膜晶体管液晶显示器(TFT-LCD)主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个阵列排列的画素结构所构成，每一画素结构是由一薄膜晶体管、一画素电极(pixelelectrode)以及一储存电容器(storage capacitor)所组成。当画素结构中的储存电容器因颗粒或介电层破洞而发生异常泄漏时，此画素结构便会成为点瑕疵(dot defect)。因此，许多激光修补技术已相继被提出，以将点瑕疵修复，如台湾专利公告第516225号。图1绘示为正常画素结构与异常画素结构的馈通电压(feed throughvoltage，Vft)的示意图。请参阅图1所示，画素结构中的馈通电压Vft＝Cgd·(Vgh-Vgl)/(Cst+CLC+Cgd)，其中Cgd为薄膜晶体管中闸极与汲极的寄生电容值；Vgh为闸极开启电压；Vgl为闸极关闭电压；Cst为画素结构中的储存电容值；而CLC为液晶电容值。由上述的公式可知，当修补后的画素结构中其储存电容值Cst′变小或变大时，馈通电压Vft便会变大或变小。值得注意的是，大部分的习知激光修补技术虽可修复异常的画素结构，但修补后的画素结构其储存电容值Cst′与正常画素的储存电容有差异，因此正常与修补后的画素结构其馈通电压Vft会有差异，进而使得修补后的画素结构成为微亮点。
技术实现思路
本专利技术的目的就是在提供一种画素结构，其在修补前与修补后的馈通电压差异不大，可有效避免微亮点的产生。本专利技术的另一目的是提供一种画素结构的修补方法，其可修补因上电极与下电极短路所造成的瑕疵点。本专利技术的又一目的是提供一种画素结构的修补方法，其可修补因上电极与画素电极短路，或上电极同时与下电极及画素电极短路所造成的瑕疵点。本专利技术的再一目的是提供一种画素结构的修补方法，其可修补因上电极与资料配线短路所造成的瑕疵点。本专利技术的另一目的是提供一种画素结构的修补方法，其可修补上电极因导体残留(residue)而与相邻画素结构内的其中一个上电极短路所造成的瑕疵点。本专利技术提出一种画素结构，适于与一扫瞄配线以及一资料配线电性连接。画素结构包括主动元件、画素电极、下电极、多个上电极、第一介电层以及第二介电层。其中，画素电极与主动元件电性连接，下电极配置于画素电极下方，而上电极则配置于下电极与画素电极之间，且上电极是与画素电极电性连接。值得注意的是，上电极与下电极重迭的总面积为A，而画素电极与每一上电极重迭的部分包括一接触区以及一备用区，且备用区的总面积为B。另外，第一介电层至少配置于下电极与上电极之间，而第二介电层至少配置于上电极与画素电极之间，其中第一介电层的介电常数为ε1，第一介电层的厚度为d1，而第二介电层的介电常数为ε2，第二介电层的厚度为d2，且0.5＜(ε1·d2·A)/(ε2·d1·B)＜1.5。举例而言，(ε1·d2·A)/(ε2·d1·B)是介于0.7至1.3之间。在本专利技术另一较佳实施例中，(ε1·d2·A)/(ε2·d1·B)＝1。在本专利技术一实施例中，画素电极可具有多个间隙(gap)，且这些间隙是位于对应的接触区以及备用区之间。在本专利技术一实施例中，第二介电层可具有多个接触窗，以分别将对应的上电极的部分区域暴露，且画素电极可透过接触窗与上电极电性连接。在本专利技术一实施例中，上电极例如包括上电极E1、E2、…、EN，上电极E1、E2、…、EN与下电极重迭的面积分别为A1、A2、…、AN，而对应于上电极E1、E2、…、EN的备用区的面积分别为B1、B2、…、BN，且0.5＜(ε1·d2·Ax)/(ε2·d1·Bx)＜1.5，且x＝1、2、…、N-1或N。举例而言，(ε1·d2·Ax)/(ε2·d1·Bx)是介于0.7至1.3之间。在本专利技术一较佳实施例中，(ε1·d2·Ax)/(ε2·d1·Bx)＝1。另外，在本专利技术另一实施例中，可使A1＝A2＝…＝AN，且B1＝B2＝…＝BN。在本专利技术一实施例中，上电极的数量可为2个，每一上电极与下电极重迭的面积分别为A1与A2，对应于每一上电极的备用区的面积分别为B1与B2，而0.5＜(ε1·d2·A1)/(ε2·d1·B2)＜1.5，且0.5＜(ε1·d2·A2)/(ε2·d1·B1)＜1.5。举例而言，(ε1·d2·A2)/(ε2·d1·B1)是介于0.7至1.3之间。在本专利技术一较佳实施例中，(ε1·d2·A1)/(ε2·d1·B2)＝1，且(ε1·d2·A2)/(ε2·d1·B1)＝1。另外，在本专利技术另一实施例中，可使A1＝A2，且B1＝B2。本专利技术提出一种画素结构的修补方法，适于修补前所述的画素结构，当上电极E1与下电极短路时，此画素结构的修补方法包括切除画素电极，以使上电极E1上方的接触区与画素电极的其他区域电性隔离，其中上电极E1上方的备用区、第二介电层以及上电极E1是构成一储存电容器。此外，在本专利技术一实施例中，此画素结构的修补方法可进一步使上电极E1、上电极E1上方的接触区以及下电极熔接(welding)。本专利技术提出一种画素结构的修补方法，适于修补前述的画素结构，当下电极与画素电极短路时，或上电极E1同时与下电极以及画素电极短路时，此画素结构的修补方法包括切除画素电极，以使上电极E1上方的接触区、上电极E1上方的备用区以及上电极E2上方的备用区与画素电极的其他区域电性隔离，其中上电极E2上方的备用区、第二介电层以及上电极E2是构成一储存电容器。此外，在本专利技术一实施例中，此画素结构的修补方法可进一步使上电极E1、上电极E1上方的备用区以及下电极熔接。本专利技术提出一种画素结构的修补方法，适于修补前述的画素结构，当上电极E1与资料配线短路时，此画素结构的修补方法包括下列步骤。首先，切除画素电极，以使上电极E1上方的接触区、上电极E1上方的备用区以及上电极E2上方的备用区与画素电极的其他区域电性隔离，其中上电极E2上方的备用区、第二介电层以及上电极E2是构成一储存电容器。接着，使画素电极与下电极熔接。本专利技术提出一种画素结构的修补方法，适于修补前述的画素结构，当上电极E1因导体残留而与相邻画素结构内的其中一个上电极短路时，此画素结构的修补方法包括下列步骤。首先，切除画素电极，以使上电极E1上方的接触区与画素电极的其他区域电性隔离。接着，使上电极E1、上电极E1上方的接触区以及下电极熔接，以使上电极E1上方的备用区、第二介电层以及上电极E1是构成一储存电容器。本专利技术的画素结构在多种异常短路的情况下，皆可进行修补，且修补后的画素结构(repaired pixel structure)的馈通电压与一般正常画素结构(normal pixel structure)的馈通本文档来自技高网...

【技术保护点】
一种画素结构，适于与一扫瞄配线以及一资料配线电性连接，其特征在于其包括：一主动元件；一画素电极，与该主动元件电性连接；一下电极，配置于该画素电极下方；多个上电极，配置于该下电极与该画素电极之间，且该上电极是与 该画素电极电性连接，其中该上电极与该下电极重迭的总面积为Ａ，而该画素电极与每一上电极重迭的部分包括一接触区以及一备用区，且该备用区的总面积为Ｂ；一第一介电层，至少配置于该下电极与该上电极之间，其中该第一介电层的介电常数为ε↓［１］， 而该第一介电层的厚度为ｄ↓［１］；以及一第二介电层，至少配置于该上电极与该画素电极之间，其中该第二介电层的介电常数为ε↓［２］，而该第二介电层的厚度为ｄ↓［２］，且０．５＜（ε↓［１］.ｄ↓［２］.Ａ）／（ε↓［２］.ｄ↓［１］.Ｂ ）＜１．５。

【技术特征摘要】
1.一种画素结构，适于与一扫瞄配线以及一资料配线电性连接，其特征在于其包括一主动元件；一画素电极，与该主动元件电性连接；一下电极，配置于该画素电极下方；多个上电极，配置于该下电极与该画素电极之间，且该上电极是与该画素电极电性连接，其中该上电极与该下电极重迭的总面积为A，而该画素电极与每一上电极重迭的部分包括一接触区以及一备用区，且该备用区的总面积为B；一第一介电层，至少配置于该下电极与该上电极之间，其中该第一介电层的介电常数为ε1，而该第一介电层的厚度为d1；；以及一第二介电层，至少配置于该上电极与该画素电极之间，其中该第二介电层的介电常数为ε2，而该第二介电层的厚度为d2，且0.5＜(ε1·d2·A)/(ε2·d1·B)＜1.5。2.根据权利要求1所述的画素结构，其特征在于其中所述的画素电极具有多个间隙，且该间隙位于该接触区以及该备用区之间。3.根据权利要求1所述的画素结构，其特征在于其中所述的第二介电层具有多个接触窗，以分别将对应的该上电极的部分区域暴露，且该画素电极是透过该接触窗与该上电极电性连接。4.根据权利要求1所述的画素结构，其特征在于其中(ε1·d2·A)/(ε2·d1·B)是介于0.7至1.3之间。5.根据权利要求1所述的画素结构，其特征在于其中(ε1·d2·A)/(ε2·d1·B)＝1。6.根据权利要求1所述的画素结构，其特征在于其中所述的上电极包括上电极E1、E2、…、E1，上电极E1、E2、…、E1与该下电极重迭的面积分别为A1、A2、…、A1，而对应于上电极E1、E2、…、E1的备用区的面积分别为B1、B2、…、B1，且0.5＜(ε1·d2·Ax)/(ε2·d1·Bx)＜1.5，其中x＝1、2、…、N-1或N。7.根据权利要求6所述的画素结构，其特征在于其中A1＝A2＝…＝A1，且B1＝B2＝…＝B1。8.根据权利要求6所述的画素结构，其特征在于其中(ε1·d2·Ax)/(ε2·d1·Bx)是介于0.7至1.3之间。9.根据权利要求6所述的画素结构，其特征在于其中(ε1·d2·Ax)/(ε2·d1·Bx)＝1。10.根据权利要求1所述的画素结构，其特征在于其中所述的上电极的数量为2个，每一上电极与该下电极重迭的面积分别为A1与A2，对应于每一上电极的备用区的面积分别为B1与B2，而0.5＜(ε1·d2·A1)/(ε2·d1·B2)＜1.5，且0.5＜(ε1·d2·A2)/(ε2...

【专利技术属性】
技术研发人员：黄韦凯，陈奕任，赖梓杰，王炯宾，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]