三维器件制造方法技术

描述了一种用于制造包括多个垂直层叠和互连的晶片三维集成器件的方法。利用如聚酰亚胺的热塑性材料层（２６、３６）将晶片（１、２、３）键合在一起；通过在晶片中与柱栓（２７、３７）连接的通孔（１２、２２）实现电连接。柱栓连接具有大于通孔的横向尺寸的横向尺寸的在晶片的前表面的开口（１３，２３）。另外，在各自的晶片中的通孔不需从晶片的前表面垂直延伸至后表面。在晶片中器件区下面提供且横向延伸的导电体（１０２）可以连接具有在后表面的金属化开口（１０３）的通孔。因此，通过晶片的导电路径可以引至晶片的器件下面。可以在开口（１１３）和柱栓（１２７）之间制造附加的连接以在晶片间形成垂直热传导路径。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及超大规模集成半导体器件的制造，并且具体地涉及制造三维垂直互连的芯片的方法。
技术介绍
微处理器芯片一般包括逻辑单元和高速缓冲存储器。如果以二维(2-D)的图案排列微处理器的逻辑单元和存储器件，芯片物理尺寸上的限制(由大面积芯片的工艺合格率差引起)可能导致高速缓冲存储器的数量上的限制。微处理器的性能因此可能被严重地限制。为了解决为微处理器提供足够的高速缓冲存储器的问题(更一般的，芯片上2-D不动产(real estate)的问题)，许多的研究者探索制造三维(3-D)集成电路的方法。典型的3-D制造方法包括在随后减薄至小于20μm的晶片上构建器件；提供通过晶片的垂直互连；层叠晶片以使在不同的水平处的晶片之间建立垂直连接；和用合适的材料键合晶片。参见，例如，J.-Q.Lu等，“Fabrication of via-chain test structures for 3D IC technology usingdielectric glue bonding on 200mm wafers”，Materials Research Society ULSIXVII Conference Proceedings 151(2002)；P.Ramm等“Interchip via technologyby using copper for vertical system integration”，Materials Research SocietyAdvanced Metallization Conference 159(2002)；和Rahman等，“Thermalanalysis of three-dimensional integrated circuits”，IEEE InternationalInterconnect Technology Conference Proceedings 157(2001)。3-D集成的现有技术的显著问题包括(1)对可靠的晶片键合的需求；(2)严格的晶片清洁度和平整度的要求；(3)对可靠的、低电阻晶片间垂直连接的需求；(4)严格的晶片至晶片横向配准(registration)要求；和(5)对通过3-D器件的有效热传导的需求。在授让给Intemational Business Machines Corporation的“Process formaking fine pitch connections between devices and structure made by theprocess”，U.S.Pat.No.6,444,560中描述了制造2-D芯片至芯片互连的方法，其公开的内容引入如下作为参考。如在该专利中指出的，可以利用布线层和各自的芯片之间的柱栓(stud)/通孔连接，通过聚酰亚胺的布线层连接具有不同的功能和可能具有不同的材料的芯片。期望扩展在该专利中所讨论的技术以获得3-D芯片级和晶片级集成。
技术实现思路
本专利技术通过提供一种制造包括多个垂直层叠和互连的晶片的三维集成器件的方法解决了上述的问题，其中可以将晶片可靠地键合在一起且可以放松对晶片的平整度和晶片间高精度对准的要求。为了垂直连接第一晶片和第二晶片，在第一晶片中形成通孔从前表面延伸，该通孔通过前表面处的横向尺寸表征。从第一晶片在其后表面处去除材料，减薄晶片至小于20μm。在第一晶片的后表面中形成开口，由此暴露通孔；该开口具有比通孔的横向尺寸大的横向尺寸。在该开口中形成导电材料层。在第二晶片的前表面上形成柱栓和键合材料层，该柱栓从其垂直地凸出。然后柱栓对准第一晶片的后表面中的开口；利用键合材料层键合晶片，以使柱栓与通孔电接触。为了互连三个晶片，第二晶片还提供有从晶片的前表面延伸的通孔，且通过从第二晶片在其后表面处去除材料减薄第二晶片。在第二晶片的后表面中形成开口，由此暴露其中的通孔；该开口具有大于通孔的横向尺寸的横向尺寸。在该开口中形成导电材料层。第三晶片具有键合材料层和在其前表面上形成的柱栓；该柱栓对准第二晶片的后表面中的开口。然后利用键合材料层键合第三晶片和第二晶片，以使第三晶片的柱栓电接触第二晶片的通孔、第二晶片的柱栓以及第一晶片的通孔。依据本专利技术，在各自的晶片中的通孔不需垂直地从晶片的前表面延伸至后表面。在晶片中器件区下面提供且横向延伸的导电体可以将通孔与后表面中的金属化的开口连接。因此，可以在晶片的器件的下面引入通过晶片的导电路径。键合层优选为热塑性材料，且具体地可以是聚酰亚胺。这允许晶片以对平整度和清洁度较不严格的要求键合。附加的开口可以形成于第一晶片的后表面中，以与在第二晶片的前表面上的附加的柱栓连接，其中附加的开口和柱栓与通孔绝缘。这些附加的连接用作晶片间的垂直热传导路径。本专利技术因此实现了具有晶片间的可靠的电连接和改进的热传导的3-D垂直集成。附图说明图1A-1I是依据本专利技术的第一实施例的3-D集成器件的制造工艺的步骤的示意图；图2A-2F是依据本专利技术的第二实施例的3-D集成器件的制造工艺的步骤的示意图；图3图示依据本专利技术的在晶片的器件区之下横向延伸的晶片间的垂直互连；图4A-4C图示同样依据本专利技术的在3-D集成器件中改进热传导的制造工艺；图5图示包括逻辑单元和3-D叠层的存储单元的完整的微处理器，依据本专利技术制造该存储单元，其中以利用C4技术的2-D互连方案在多芯片组件(MCM)上连接逻辑和存储单元；图6图示包括逻辑单元和3-D叠层的存储单元的完整的微处理器，依据本专利技术制造该存储单元，其中以使用柱栓/通孔连接的2-D转移并结合(T&J)的互连方案连接逻辑和存储单元；图7图示包括逻辑单元和存储单元的完整的微处理器，其中依据本专利技术垂直集成所有的单元。具体实施例方式依据本专利技术，具有在其上形成的器件的多个减薄的晶片可以被层叠且垂直互连。在此描述的实施例中，制造并且连接了3级层叠；可以理解这只是为了说明的目的，且该方法可以适用于多于或少于三级。3-D垂直地集成的器件可以以两种方法构建，如下所述。(1)自顶向下晶片层叠方法图1A显示在靠近晶片的前表面1a的晶片的区域1d中具有器件和几层高密度互连布线11(通常为Cu)的晶片1的剖面。在晶片中形成金属化的通孔12，延伸至器件和横向互连的区域1d之下；这些通孔在晶片1被减薄后将成为垂直通过连接(through-connection)的部分。一般通过在晶片1中蚀刻孔、在孔的侧面和底上形成衬里材料层和用金属(优选为Cu)填充孔来形成通孔12。通孔12的深度小于减薄后的晶片1的最终厚度；由此，如果减薄后晶片约10μm厚，通孔则小于10μm深度。必须选择通孔12的直径以兼顾热传导和空间问题。大致1μm的直径消耗晶片表面上的最小的空间同时提供可接受的通过晶片的热传导；可以使用更小的通孔直径，但是对通过垂直晶片层叠的热传导可能是不足的。为了说明的方便，显示通孔12以均匀的直径直线向下延伸进入器件之下的晶片区域。在实际中，对通孔的尺寸的要求可以在区域1d以下显著地放松。与在器件下横向延伸的该通过连接有关的其它方案是可能的，如下更详细地讨论。为了有利于减薄的晶片的操作，操作板(通常为玻璃)15被贴附于晶片的前表面1a。利用优选为聚酰亚胺的热本文档来自技高网...

【技术保护点】
一种制造包括多个垂直层叠的和互连的晶片的三维集成器件的方法，该方法包括如下步骤：提供具有前表面（１ａ）和后表面（１ｂ）的第一晶片（１），所述第一晶片具有在邻近其所述前表面的区域（１ｄ）中形成的器件；在所述第一晶片中形成通孔（ １２）从所述前表面延伸，所述通孔由在所述前表面的横向尺寸（１２１）表征；从所述第一晶片在其后表面（１ｂ）去除材料；在所述第一晶片的后表面中形成开口（１３），由此暴露所述通孔，所述开口具有比所述通孔的横向尺寸大的横向尺寸； 在所述开口中形成导电材料层（１４）；提供具有前表面（２ａ）和后表面（２ｂ）的第二晶片（２），所述第二晶片具有靠近其所述前表面在其中形成的器件；在所述第二晶片的前表面上形成柱栓（２７）；在所述第二晶片的前表面（２ａ ）上形成键合材料层（２６），所述柱栓从其垂直地凸出；对准所述柱栓（２７）与在所述第一晶片的后表面中的开口（１３）；和利用键合材料层（２６）键合所述第二晶片与所述第一晶片，以使所述柱栓与所述通孔电接触。

【技术特征摘要】
1.一种制造包括多个垂直层叠的和互连的晶片的三维集成器件的方法，该方法包括如下步骤提供具有前表面(1a)和后表面(1b)的第一晶片(1)，所述第一晶片具有在邻近其所述前表面的区域(1d)中形成的器件；在所述第一晶片中形成通孔(12)从所述前表面延伸，所述通孔由在所述前表面的横向尺寸(121)表征；从所述第一晶片在其后表面(1b)去除材料；在所述第一晶片的后表面中形成开口(13)，由此暴露所述通孔，所述开口具有比所述通孔的横向尺寸大的横向尺寸；在所述开口中形成导电材料层(14)；提供具有前表面(2a)和后表面(2b)的第二晶片(2)，所述第二晶片具有靠近其所述前表面在其中形成的器件；在所述第二晶片的前表面上形成柱栓(27)；在所述第二晶片的前表面(2a)上形成键合材料层(26)，所述柱栓从其垂直地凸出；对准所述柱栓(27)与在所述第一晶片的后表面中的开口(13)；和利用键合材料层(26)键合所述第二晶片与所述第一晶片，以使所述柱栓与所述通孔电接触。2.如权利要求1的所述方法，还包括如下步骤在所述第二晶片(2)中形成通孔(22)从所述第二晶片的前表面延伸，所述通孔由在所述前表面(2a)的横向尺寸(221)表征；从所述第二晶片在其后表面(2b)去除材料；在所述第二晶片的后表面(2b)中形成开口(23)，由此暴露其中的所述通孔(22)，所述开口(23)具有大于所述通孔(22)的所述横向尺寸(221)的横向尺寸；在所述开口中形成导电材料层(24)；提供具有前表面(3a)的第三晶片(3)，所述第三晶片具有靠近其所述前表面在其中形成的器件；在所述第三晶片的前表面(3a)上形成柱栓(37)；在所述第三晶片的前表面(3a)上形成键合材料层(36)，所述柱栓从其垂直地凸出；对准所述柱栓(37)和在所述第二晶片的后表面中的所述开口(23)；利用键合材料层(36)键合所述第三晶片和所述第二晶片，以使第三晶片的所述柱栓(37)与所述第二晶片的通孔(22)、所述第二晶片的柱栓(27)以及所述第一晶片的通孔(12)电接触。3.如权利要求1或权利要求2的所述方法，其特征在于所述去除材料的步骤导致所述晶片具有小于20μm的厚度。4.如权利要求1或权利要求2的所述方法，还包括如下步骤利用键合材料层(16)将操作板(15)贴...

【专利技术属性】
技术研发人员：H伯恩哈德波奇，罗伊俞，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]