标准单元、标准单元库和半导体集成电路制造技术

在本发明专利技术的标准单元中，具有与其它晶体管不同的栅极长度的晶体管两邻的晶体管中的至少一方的晶体管总是处于截止状态。因此，即便栅极完工尺寸零散，对标准单元的工作也没有影响，能够抑制标准单元的特性零散。

【技术实现步骤摘要】

本专利技术涉及用于半导体集成电路的标准单元、标准单元库和使用它们的半导体集成电路，特别涉及它们的布局结构。
技术介绍
至今，正在广泛地通过将多个称为标准单元的、其高度和电源布线结构统一的功能块组合起来，对半导体集成电路进行设计。近年来，通过半导体集成电路的微细化，各图案的完工尺寸的零散成为问题。特别是，当晶体管栅极的完工尺寸中发生零散时，该晶体管的特性受到很大的影响。具体地说，当晶体管的栅极长度增大时，晶体管的驱动能力降低，当栅极长度减小时驱动能力上升。当驱动能力这样地变动时，标准单元的特性也发生零散，结果，半导体集成电路的特性发生零散，导致半导体集成电路的成品率降低和可靠性降低。可是，栅极图案的不规则性是晶体管栅极的完工尺寸发生零散的一个原因。下面，我们一面参照图8一面说明这个情况。图8是表示已有标准单元的一个例子的平面图。如图8所示，在已有的标准单元800中，备有半导体层801、设置在半导体层801一端上的电源布线802、设置在半导体层801中与电源布线802对置的一端上的接地布线803、设置在半导体层801内的p型扩散区域804、805、设置在同一半导体层801内的n型扩散区域806、807、设置在p型扩散区域804、805上的栅极808、809、810、811(在本说明书中只将与扩散区域重叠的部分记述为栅极)、和设置在n型扩散区域806、807上的栅极812、813、814、815。这里，p型扩散区域804、805和设置在其上的栅极808、809、810、811分别构成p沟道型晶体管Tr808、Tr809、Tr810、Tr811，n型扩散区域806、807和设置在其上的栅极812、813、814、815分别构成n沟道型晶体管Tr812、Tr813、Tr814、Tr815。例如，p沟道型晶体管Tr808和p沟道型晶体管Tr809共有其扩散区域，在晶体管的其它组合中也共有其扩散区域。此外，在标准单元800内，除了图示的以外，还存在着用于电连接扩散区域、布线层和基片等的各个的接点、单元内布线和输入输出引脚，这些在图中都没有表示出来。在图8所示的标准单元800中，p沟道晶体管808～811、n沟道晶体管812～815的各个栅极的左右方向具体记述如下。(1)在栅极808的左侧(面对纸面时的左侧)不存在栅极，在右侧(面对纸面时的右侧)在只离开距离S1的位置上存在栅极809。(2)在栅极809的左右，都在只离开距离S1的位置上存在栅极808、810。(3)在栅极810的左侧在只离开距离S1的位置上存在栅极809，在右侧在只离开S2＞S1的距离S2的位置上存在栅极811。(4)在栅极811的左侧中的上部在只离开距离S2的位置上存在栅极810，在左侧中的下部不存在栅极，在右侧不存在栅极。(5)在n沟道晶体管812的栅极的左侧不存在栅极，在右侧在只离开S3＜S1的距离S3的位置上存在栅极813。(6)在栅极813的左右，在只离开距离S3的位置上存在栅极812、814。(7)在栅极814的左侧，在只离开距离S3的位置上存在栅极813，在右侧在只离开S4＞S2的距离S4的位置上存在栅极815。(8)在栅极815的左侧中的上部在只离开距离S4的位置上存在栅极814，在左侧中的下部不存在栅极，并在右侧不存在栅极。这样，栅极808～811和栅极812～815的各个周围的配置相互不同，这成为栅极完工尺寸零散，即标准单元的特性零散的原因。作为改善以上那样的不合适情况的已有技术，例如日本特开平9-289251号专利公报中所示的。图9是表示日本特开平9-289251号专利公报中揭示的已有标准单元的结构的平面图。在图9所示的标准单元900中，设置电源布线902、与电源布线902一起夹着半导体层901相互离开地设置的接地布线903、设置在半导体层901内的p型扩散区域904、设置在同一半导体层901内的n型扩散区域905、设置在p型扩散区域904上的栅极906～912、和设置在n型扩散区域905上的栅极913～919。这些栅极906～912、913～919中，栅极907～909、911与p型扩散区域904分别构成p沟道型晶体管Tr907～Tr909、Tr911，栅极914～916、918与n型扩散区域905分别构成n沟道型晶体管Tr914～Tr916、Tr918。另一方面，栅极906、910、912向电源布线902一方延长，通过接点920、921、922与电源布线连接，处于断开状态，栅极913、917、919向接地布线903方向延长，通过接点923、924、925与接地布线903连接，处于断开状态。在图9的标准单元900中，使在图8的标准单元中扩散区域上的栅极间隔不规则成为等间隔，并且代替独立地设置扩散区域，通过以使栅极间隔成为相同间隔的方式导入处于断开状态的晶体管，栅极907～911、914～918的栅极分别以相同的间隔S1与其它的栅极邻接。因此，与图8所示的标准单元800比较改善了栅极的不规则性，结果，因为图案的粗密差变小，所以能够抑制栅极完工尺寸的零散，抑制标准单元的特性零散。又，作为改善已有的栅极图案的不规则性的另外的技术，有如日本特开2002-26125号专利公报中所示。图10是表示日本特开2002-26125号专利公报中揭示的已有标准单元的结构的平面图。在图10所示的标准单元1000中，设置电源布线1002、与电源布线1002一起夹着半导体层1001相互离开地设置的接地布线1003、设置在半导体层1001内的p型扩散区域1004、1005、设置在同一半导体层1001内的p型扩散区域1004、1005、设置在同一半导体层1001内的n型扩散区域1006、1007、设置在p型扩散区域1004、1005上的栅极1009～1011、1013、设置在n型扩散区域1006、1007上的栅极1016～1018、1020、分别设置在位于半导体层1001上的p型扩散区域1004、1005左右的区域的伪栅极1008、1012、1014、和分别设置在位于n型扩散区域1006、1007左右的区域的伪栅极1015、1019、1021。这些栅极中的栅极1009～1011、1013与p型扩散区域1004、1005构成p沟道型晶体管Tr1009～Tr1011、Tr1013，栅极1016～1018、1020与n型扩散区域1006、1007构成n沟道型晶体管Tr1016～Tr1018、Tr1020。另一方面，将伪栅极1008、1012、1014、1015、1019、1021设置在半导体层1001中的扩散区域以外的区域上，它们对晶体管的工作没有贡献。在图10的标准单元1000中，通过使在图8的标准单元中扩散区域上的栅极间隔不规则成为等间隔，设置以与栅极相同间隔配置的伪栅极，栅极1009～1011、1013和栅极1016～1018、1020分别以相同的间隔与其它的栅极邻接。进一步，通过使配置在栅极1013左侧的伪栅极1012的栅极宽度在栅极1013的栅极宽度以上，在栅极1013左侧全体上只离开距离S1地存在着伪栅极。关于栅极1020也是同样的。因此，能够进一步改善栅极的不规则性，进一步抑制栅极完工尺寸的零散，进一步抑制标准单元的特性零散。可是，本文档来自技高网...

【技术保护点】
一种标准单元，包括多个晶体管，该多个晶体管具有设置在半导体层的一部分上的扩散区域和设置在所述扩散区域上的栅极，其特征在于，所述多个晶体管中的至少一个的第一晶体管的栅极长度比其它晶体管的栅极长度要大；所述第一晶体管与作为设置在 所述第一晶体管两邻的晶体管中的至少一方的第二晶体管共有扩散区域，所述第二晶体管处于截止状态。

【技术特征摘要】
JP 2004-6-16 2004-1788751.一种标准单元，包括多个晶体管，该多个晶体管具有设置在半导体层的一部分上的扩散区域和设置在所述扩散区域上的栅极，其特征在于，所述多个晶体管中的至少一个的第一晶体管的栅极长度比其它晶体管的栅极长度要大；所述第一晶体管与作为设置在所述第一晶体管两邻的晶体管中的至少一方的第二晶体管共有扩散区域，所述第二晶体管处于截止状态。2.根据权利要求1所述的标准单元，其特征在于，设置在所述第一晶体管两邻的所述晶体管是与所述第一晶体管一起共有扩散区域的所述第二晶体管。3.根据权利要求1所述的标准单元，其特征在于，等间隔地配置所述多个晶体管中的所述栅极。4.一种标准单元，包括多个晶体管，该多个晶体管具有设置在半导体层的一部分上的扩散区域和设置在所述扩散区域上的栅极，其特征在于，所述多个晶体管中的至少一个的第一晶体管的栅极长度比其它晶体管的栅极长度要大；所述第一晶体管两邻的晶体管中的至少一方的第二晶体管具有与所述第一晶体管的扩散区域分开的扩散区域，在所述半导体层中的所述第一晶体管和所述第二晶体管之间设置伪栅极。5.根据权利要求4所述的标准单元，其特征在于，所述第一晶体管两邻的晶体管都是所述第二晶体管。6.根据权利要求4所述的标准单元，其特征在于，等间隔地配置所述多个晶体管中的所述栅极和所述伪栅极。7.一种标准单元，包括多个晶体管，该多个晶体管具有设置在半导体层的一部分上的扩散区域和设置在所述扩散区域上的栅极，其特征在于，所述多个晶体管中的至少一个的第一晶体管的栅极长度比其它晶体管的栅极长度要大；所述第一晶体管与所述第一晶体管两邻的晶体管中的至少一方的第二晶体管共有扩散区域，所述第二晶体管的源极和漏极或者与电源连接，或者接地。8.根据权利要求7所述的标准单元，其特征在于，所述第二晶体管总是处于接通状态。9.一种标准单元，包括多个晶体管，该多个晶体管具有设置在半导体层的一部分上的扩散区域和设置在所述扩散区域上的栅极，其特征在于，与具有栅极长度不同于所述多个晶体管的晶体管的第2标准单元邻接；在与邻接的所述第2标准单元之间设置单元间的伪栅极，作为所述多个晶体管中与所述单元间伪栅极邻接的晶体管中的至少一个的第一晶体管处于截止状态。10.权利要求9所述的标准单元，其特征在于，所述多个晶体管中与所述单元间伪栅极邻接的晶体管全部是处于截止状态的所述第一晶体管。11.一种标准单元，包括多个晶体管，该多个晶体管具有设置在半导体层的一部分上的扩散区域和设置在所述扩散区域上的栅极，其特征在于，在所述标准单元的两端设置单元间伪栅极，...

【专利技术属性】
技术研发人员：矢野纯一，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]