FinFET工艺标准单元库版图结构设计方法技术

一种FinFET工艺标准单元库版图结构设计方法，包括：步骤1，根据工艺仿真得到鳍片间距的容许值；步骤2，根据工艺设计规则定义金属层的布线间距，得到标准单元库中单元的高度的参考指标；步骤3，结合布线间距确定单元的版图结构的中线位置信息；步骤4，通过中线位置信息、工艺设计规则和鳍片间距的容许值，定义版图结构中单元的有源区宽度的容许值；步骤5，利用仿真迭代设计标准单元库中单元的有源区宽度，使得单元的时序参数达到最优。依照本发明专利技术的设计方法，根据工艺仿真的Fin间距容许值和标准单元库反相器性能要求，迭代设计出标准单元库单元版图结构中Fin间距的最优值，有效地提高FinFET自动化设计效率以及精度。

【技术实现步骤摘要】
FinFET工艺标准单元库版图结构设计方法
本专利技术涉及一种半导体器件结构设计方法，特别是涉及一种FinFET工艺标准单元库版图结构设计方法。
技术介绍
CMOS数字IC的设计通常可以分为全定制设计和半定制设计。全定制设计是一种基于晶体管级的设计方法，电路的所有器件、互连和版图均都采用直接设计。例如针对每个MOSFET定制其特有的长宽比等参数、针对每条关键路径通过调节布线的多晶硅掺杂浓度或者金属材质、宽度等参数进而调节其具体的寄生散布参数。全定制设计能够更好提高器件性能，但是耗时较多，难以完全实现自动化设计。半定制设计可以是基于门阵列或者基于标准单元库的设计。标准单元库是VLSI自动化设计的基础，是指把电路设计中一些基本逻辑单元，诸如门电路、多路开关、触发器等，按照最佳设计原则设计，在进行IC设计时，仅需要根据电路要求从标准库中调用所需的标注单元，即能进行自动逻辑综合和自动布局布线。应用优化的标准库能够自动进行逻辑综合和版图布局布线，提高设计效率。现有技术中的标准单元库的设计方法通常包括以下步骤：1、标准单元库的方案设计，根据标准单元库的用途和面向的工艺确定单元库的诸如电路器件基本设计尺寸、整套标准单元库最高频率等各项技术指标；2、标准单元库的电路设计，包括根据逻辑单元的速度和功耗技术指标的要求，设计不同驱动能力的器件尺寸；3、标准单元库的版图设计，根据相关工艺参数及单元库技术指标确定版图设计基本参数，例如版图设计的单元高度、线道宽度、线道数量和区域划分等等；4、标准单元库的版图设计优化，比如面积和性能优化等。通常，在标准单元库的单元版图结构中，每个单元的高度定义需要满足为金属层(例如表示晶体管衬底上方第一层金属布线的Metal1、M1)设计规则(例如最小宽度、高度等)的整数倍，除了单元高度外，还需要定义单元版图结构的中线位置，以便于适用于CMOS工艺制造中相邻的NMOS与PMOS区域的划分。一般的，中线位置需要结合电路仿真结构和版图设计要求综合考虑，例如同一个反相器中NMOS和PMOS之间不同的宽长比需求，以及与相邻器件之间是否共用源漏区、接触孔的位置设计等等。另一方面，随着器件尺寸等比例缩减至22nm技术以及以下，诸如鳍片场效应晶体管(FinFET)和三栅(tri--gate)器件的三维多栅器件成为最有前途的新器件技术之一，这些结构增强了栅极控制能力、抑制了漏电与短沟道效应。FinFET和三栅器件与平面CMOS器件不同，是三维(3D)器件。通常，通过选择性干法或者湿法刻蚀在体衬底或者SOI衬底上形成半导体鳍片，然后横跨鳍片而形成栅极堆叠。三维三栅晶体管在垂直鳍片结构的三个侧边上均形成了导电沟道，由此提供了“全耗尽”运行模式。三栅晶体管也可以具有连接起来的多个鳍片以增大用于更高性能的总驱动能力。然而，由于FinFET器件持续缩小，现有的适用于厚体CMOS设计的标准单元库版图设计方法难以直接套用于FinFET。这是因为除了已有的设计考虑之外，还需要进一步针对FinFET器件的三维结构进行进一步优化，例如需要考虑鳍片(Fin)之间间距的设计要求(例如为了满足光刻/刻蚀的精度需求，或者为了满足相邻器件之间的信号干扰屏蔽、防止衬底穿通现象所需要增设的如穿通停止层PTSL的额外设置等等)。
技术实现思路
由上所述，本专利技术的目的在于克服上述技术困难，改进FinFET器件的版图设计方法，以有效地提高FinFET自动化设计效率以及精度。为此，本专利技术提供了一种FinFET工艺标准单元库版图结构设计方法，包括步骤：步骤1，根据工艺仿真得到鳍片间距的容许值；步骤2，根据工艺设计规则定义金属层的布线间距，得到标准单元库中单元的高度的参考指标；步骤3，结合布线间距确定单元的版图结构的中线位置信息；步骤4，通过中线位置信息、工艺设计规则和鳍片间距的容许值，定义版图结构中单元的有源区宽度的容许值；步骤5，利用仿真迭代设计标准单元库中单元的有源区宽度，使得单元的时序参数达到最优。其中，所述单元为CMOS反相器。其中，所述时序参数为上升/下降时间和传输延时。其中，所述高度为布线间距的整数倍。其中，所述高度为布线间距的3～40倍、优选5～25倍、优选7～11倍。其中，所述中线位于单元的版图结构的中部，并且具有中线位置的容许值。其中，所述中线位置的容许值小于等于所述布线间距。其中，所述鳍片间距的容许值小于鳍片间距。其中，所述有源区宽度的最小容许值大于鳍片间距的1倍，最大容许值为鳍片间距的整数倍。依照本专利技术的FinFET工艺标准单元库版图结构设计方法，根据工艺仿真的Fin间距容许值和标准单元库反相器性能要求，迭代设计出标准单元库单元版图结构中Fin间距的最优值，有效地提高FinFET自动化设计效率以及精度。附图说明以下参照附图来详细说明本专利技术的技术方案，其中：图1至图5为依照本专利技术的FinFET器件版图设计结构示意图；以及图6为依照本专利技术的FinFETFinFET器件版图设计结构方法的示意流程图。具体实施方式以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果，公开了有效地提高FinFET自动化设计效率以及精度的标准单元库版图设计方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。步骤1，参照图1以及图6，根据工艺仿真得到鳍片(Fin)间距(PFin)的容许值。如图1所示，鳍片间距指的是FinFET器件阵列中相邻鳍片(鳍片沿第一方向延伸，也即图1中左右方向)的中线之间的距离，数值上等于鳍片之间露出衬底(或浅沟槽隔离STI)的沟槽宽度加上鳍片沿第二方向(垂直于第一方向)的宽度。通常，由于鳍片光刻/刻蚀工艺自身的精度限制以及掩模之间对准的误差，鳍片间距并非是绝对相等的。当鳍片间距之间的误差大于取决于工艺自身的某个阈值时，相邻的FinFET可能会短接、其外侧的FinFET线条可能会断裂，或者距离过于接近的鳍片之间会存在严重的信号串扰问题，或者间距小到一定程度会使得鳍片之前泄漏穿通的几率倍增。因此，需要根据具体制造工艺设置鳍片间距的容许值。通常，对于22nm工艺及其以下技术节点而言，鳍片间距的容许值可以为通过工艺仿真得到的一个允许的范围，通常可选的范围小于鳍片间距自身数值，在特定工艺条件下可以是具体例如1～3nm。此外，还可以根据FinFET电学性能需求设置源(FS)漏(FD)区沿第一方向的长度(LFin)以及沿第二方向的宽度(WFin)、以及设置栅极线条G的沿第一方向的长度L以控制器件的驱动能力，另外还可以进一步设置这些数值的容许差值。步骤2，参照图2以及图6，根据工艺设计规则定义金属层的布线间距，得到标准单元库单元版图的高度(H)的参考指标。标准单元库中各个单元之间可以通过金属布线实现电连接，因此自然地，采用各个单元之间连接的金属布线的工艺参数来定义单元内各个构件自身的相对参数是有利于在不同数据库中提高单元互换性和易用性的。具体的，金属布线例如第一层金属布线(Metal1，M1)的间距为pitch，则可以将单元库中单元版图的总高度(由此约束了单元内所有本文档来自技高网...

【技术保护点】
一种FinFET工艺标准单元库版图结构设计方法，包括步骤：步骤1，根据工艺仿真得到鳍片间距的容许值；步骤2，根据工艺设计规则定义金属层的布线间距，得到标准单元库中单元的高度的参考指标；步骤3，结合布线间距确定单元的版图结构的中线位置信息；步骤4，通过中线位置信息、工艺设计规则和鳍片间距的容许值，定义版图结构中单元的有源区宽度的容许值；步骤5，利用仿真迭代设计标准单元库中单元的有源区宽度，使得单元的时序参数达到最优。

【技术特征摘要】
1.一种FinFET工艺标准单元库版图结构设计方法，包括步骤：步骤1，根据工艺仿真得到鳍片间距的容许值；步骤2，根据工艺设计规则定义金属层的布线间距，得到标准单元库中单元的高度的参考指标；步骤3，结合布线间距确定单元的版图结构的中线位置信息；步骤4，通过中线位置信息、工艺设计规则和鳍片间距的容许值，定义版图结构中单元的有源区宽度的容许值；步骤5，利用仿真迭代设计标准单元库中单元的有源区宽度，使得单元的时序参数达到最优。2.根据权利要求1的方法，其中，所述单元为CMOS反相器。3.根据权利要求2的方法，其中，所述时序参数为上升/下降时间和传输延时。4.根据权利要求1的方法，其...

【专利技术属性】
技术研发人员：赵劼，钟汇才，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11