本发明专利技术提供了一个具有高迁移率和低界面电荷的栅叠层结构以及半导体器件，即包括该结构的金属氧化物半导体场效应晶体管（ＭＯＳＦＥＴ）。在半导体器件中，本发明专利技术的栅叠层结构位于衬底和一个覆盖的栅导体之间。本发明专利技术还提供了一个制造本发明专利技术栅叠层结构的方法，其中是用了一个高温退火步骤（约８００℃量级）。用于本发明专利技术的高温退火提供了一个栅叠层结构，由电荷泵浦测量，具有界面状态密度约８×１０↑［１０］电荷／ｃｍ↑［２］或更低，峰值迁移率约２５０ｃｍ↑［２］／Ｖ－ｓ或更高，以及在约６．０×１０↑［１２］反转电荷／ｃｍ↑［２］或更高下基本上没有迁移率退化。
【技术实现步骤摘要】
本专利技术涉及半导体结构以及更具体而言涉及栅叠层结构，包括至少包含硅和氧原子的界面层，和一个覆盖的高k栅电介质。术语“高k”在整个本申请中用作表示一种电介质材料，它在真空测量的介电常数大于SiO2。本专利技术的栅叠层结构在约800℃或以上的温度下退火，相对于传统的栅叠层结构，改善了电子的迁移率并降低了界面电荷密度。此外，本专利技术还涉及一种形成本专利技术栅叠层结构的方法。此外，本专利技术提供了一个半导体器件，即金属氧化物半导体场效应晶体管(MOSFET)，它至少包含本专利技术的栅叠层结构。
技术介绍
在寻求性能改善中，电子电路正变得越来越密集由此器件变得越来越小。例如，金属氧化物半导体场效应晶体管(MOSFET)中的最普通电介质是SiO2。然而随着SiO2的厚度达到15，出现了基本的问题，例如包括通过栅电介质的泄漏电流，它关系到长期电介质可靠性，以及在制造和厚度控制上的难度。对上述问题的一个解决方法是使用厚(大于20)的薄膜材料，例如二氧化铪(HfO2)，它具有大于SiO2的介电常数。这样，栅电介质的物理厚度可以很大，而相对于SiO2的等效电学厚度可以标定。在栅叠层中引入高k电介质，例如HfO2，ZrO2，或Al2O3，已经证明能将泄漏电流幅度降低到几个量级。这种泄漏电流的降低使得能够制造低功耗的互补金属氧化物半导体(CMOS)器件。不幸的是，在CMOS器件中使用高k电介质产生了其它问题，包括很难钝化下层的硅，在栅叠层中引入了不希望的电荷，产生了大的带电压漂移，大阈值电压漂移，大电荷陷获和低电子迁移率的器件。确实，已经报道了比较于传统的多晶硅/SiO2栅叠层，形成在硅衬底上的金属栅电极/高k栅电介质叠层的电子迁移率严重地退化。例如见Callegari等，Int.Conf.SSDM，Sept 16-18，Tokyo，Japan 2003。尽管具有退化的电子迁移率，使用高k栅电介质在下代超大规模集成(VLSI)电路中是需要的，以降低CMOS器件中的泄漏电流。远程光子散射或远程电荷散射已经被建议用来解释nFET的迁移率退化问题了。见M.V.Fischetti等，“含有高k绝缘体的MOS系统中Si反型层的有效电子迁移率远程光子散射的作用”，J.App.Phys.90，4587(2001)和M.Hiratani等，JJAP Vol.41，p.4521(2002)。在高k电介质中例如HfO2，一个金属氧化物键在一个外电场下很容易极化，这通过存在于高k材料中的远程光子，导致了沟道流动电荷非常不希望的散射。结果，通过高k材料作为栅绝缘体的存在，基本上降低了MOS器件的驱动电流。几个现存的解决办法集中在降低散射的问题上。在一个已知解决办法中，一层二氧化硅或氮氧化硅层放置在位于硅衬底中的沟道和高k栅电介质之间。使用这些所谓的夹层一些远程光子散射降低了，因为高k栅电介质放置在远离沟道的地方。尽管现有技术的栅叠层结构(包括一个传统的夹层和高k电介质)已经降低了远程光子散射，它们仍然没有获得和包含SiO2作为栅电介质的MOS器件的电子迁移率。因此，仍然需要提供一个MOS器件叠层，它含有高k栅电介质和一个金属栅，能改善电子迁移率，基本上与传统含SiO2的MOS器件等效。
技术实现思路
本专利技术提供一个栅叠层结构，相比较于传统金属/高k栅叠层来说改善了电子迁移率。具体而言，本专利技术的栅叠层结构包括一个界面层，至少包含Si和O原子并具有大于SiO2的介电常数，和一个覆盖的高k栅电介质，所述栅叠层结构由电荷泵浦测量，具有界面状态密度约8×1010电荷/cm2或更低，峰值迁移率约250cm2/V-s或更高，以及在约6.0×1012反转电荷/cm2或更高下基本上没有迁移率退化。术语“基本上没有迁移率退化”在本专利技术通篇使用是为了表示在所述反转电荷水平下，迁移率没有掉到本申请的图3中提供的通用曲线下面。在本专利技术的栅叠层结构中，在约8.0×1012反转电荷/cm2或更高下没有发生迁移率退化。术语“界面状态密度”表示表示位于Si/界面层界面和/或高k栅电介质/界面层界面的界面状态。术语“峰值迁移率”表示MOSFET沟道中的最大电子/空穴迁移率，以及术语“反转电荷”表示MOSFET沟道中的移动电荷。界面层可以含有N原子，只要N原子的浓度约1E15原子/cm2或更低就行。更典型地，N原子以浓度约1E14-约3E15原子/cm2存在于界面层。在此指出的氮浓度较宽范围之上，峰值迁移率退化便典型地观察到了。该界面层还可以包括来自覆盖的高k电介质材料，例如包括金属，氧化物，硅酸盐或它们的混合物。除了栅叠层结构，本专利技术还提供了一个半导体器件，即MOSFET，至少包含本专利技术的栅叠层结构。具体地，本专利技术的半导体器件包括一个半导体衬底，一个栅叠层结构包括一个覆盖的高k栅电介质，以及一个界面层至少包含Si和O原子并具有大于SiO2的介电常数，位于所述半导体衬底的一个表面上；以及一个栅导体位于栅叠层结构顶上，其中所述栅叠层结构由电荷泵浦测量，具有界面状态密度约8×1010电荷/cm2或更低，峰值迁移率约250cm2/V-s或更高，以及在约6.0×1012反转电荷/cm2或更高下基本上没有迁移率退化。本专利技术的栅叠层结构显示了在约0.8MV/cm2或更高的电子场下，基本上没有峰值迁移率的退化。在本专利技术的一些实施例中，一个可选的扩散阻挡层可以存在于不同的栅导体材料之间。本专利技术的半导体器件可以包括一个自对准MOSFET或一个非自对准MOSFET。除了上面的，本专利技术还提供了一个制造有上述性质的本专利技术栅叠层结构的方法。具体地，从较宽角度来讲，本专利技术的栅叠层结构由下面的步骤形成，包括提供一个叠层，包括一个界面层，至少包含Si和O原子以及一个覆盖的高k栅电介质；以及在约800℃或更高温度下退火所述叠层，使得提供一个栅叠层结构，由电荷泵浦测量，具有界面状态密度约8×1010电荷/cm2或更低，峰值迁移率约250cm2/V-s或更高，以及在约6.0×1012反转电荷/cm2或更高下基本上没有迁移率退化。在退火步骤中，再生长夹层并且与覆盖的高k栅电介质发生了某些混杂，导致了形成本专利技术栅叠层结构的界面层。这样本专利技术的界面层不同于传统的界面层，因为它经历了在本专利技术高温退火步骤过程中的再生长和混杂。上述的方法可以集成进传统自对准MOS或非自对准MOS工艺步骤中，以提供至少一个MOSFET器件。附图说明图1是一个图示表示(通过截面图)，示出了位于一个半导体衬底和一个栅导体之间的本专利技术栅叠层结构。图2A-2D图示表示(通过截面图)，示出了可以包括本专利技术栅叠层结构的各种MOSFET器件。图3示出了在400-1000℃的不同退火温度下，一个W/HfO2栅叠层迁移率的图。图4示出了栅叠层在400℃的退火温度下的电荷泵浦曲线图。图5示出了栅叠层在800℃的退火温度下的电荷泵浦曲线图。图6示出了栅叠层在1000℃的退火温度下的电荷泵浦曲线图。图7是在不同退火温度T下分开的CV图。图8示出了在不同退火温度下泄漏降低的条形图；T1是沉积的，T2和T3是在700℃，分别5秒和60秒，T5-T9是在800°-1000℃使用50℃步长持续5秒。图9是一个W/HfO2/界面层叠层在1000℃退火后的实际TEM。具体实施例方式现在将更本文档来自技高网...
【技术保护点】
一种栅叠层结构，包括：界面层，至少包含Ｓｉ和Ｏ原子，并且具有的介电常数大于ＳｉＯ↓［２］；以及覆盖的高ｋ栅电介质，其中所述栅叠层结构由电荷泵浦测量具有界面状态密度约８×１０↑［１０］电荷／ｃｍ↑［２］或更低，峰值迁移率约２５ ０ｃｍ↑［２］／Ｖ－ｓ或更高，以及在约６．０×１０↑［１２］反转电荷／ｃｍ↑［２］或更高下基本上没有迁移率退化。
【技术特征摘要】
US 2004-6-22 10/873,7331.一种栅叠层结构，包括界面层，至少包含Si和O原子，并且具有的介电常数大于SiO2；以及覆盖的高k栅电介质，其中所述栅叠层结构由电荷泵浦测量具有界面状态密度约8×1010电荷/cm2或更低，峰值迁移率约250cm2/V-s或更高，以及在约6.0×1012反转电荷/cm2或更高下基本上没有迁移率退化。2.根据权利要求1的栅叠层结构，其中所述峰值迁移率在约0.8MV/cm2或更高的电子场下基本上没有退化。3.根据权利要求1的栅叠层结构，其中所述界面层进一步包括N原子，所述N原子以约1E15原子/cm2或更低的浓度存在。4.根据权利要求1的栅叠层结构，其中所述界面层进一步包括硅酸盐、金属或氧化物中的至少一种。5.根据权利要求1的栅叠层结构，其中所述界面层具有小于20的厚度。6.根据权利要求1的栅叠层结构，其中所述界面层具有约4.5-约20的介电常数。7.根据权利要求1的栅叠层结构，其中Si通过所述界面层渐变。8.根据权利要求1的栅叠层结构，其中所述高k栅电介质包括二元金属氧化物，二元氧化物的硅酸盐，二元金属氧化物的铝酸盐或钙钛矿型氧化物。9.根据权利要求1的栅叠层结构，其中所述高k栅电介质包括HfO2或硅酸铪。10.根据权利要求1的栅叠层结构，其中所述高k栅电介质包括沿整个电介质渐变的Si原子。11.根据权利要求1的栅叠层结构，其中所述高k栅电介质具有约5-约50的厚度。12.一种半导体器件，包括半导体衬底；位于所述半导体衬底的一个表面上的栅叠层结构，包括高k栅电介质以及下层界面层，该下层界面层至少包含Si和O原子并且具有的介电常数大于SiO2；以及位于栅叠层结构顶上的栅导体，其中所述栅叠层结构由电荷泵浦测量，具有界面状态密度约8×1010电荷/cm2或更低，峰值迁移率约250cm2/V-s或更高，以及在约6.0×1012反转电荷/cm2或更高下基本上没有迁移率退化。13.根据权利要求12的器件，其中所述峰值迁移率在约0.8MV/cm2或更高的电子场下基本上没有退化。14.根据权利要求12的器件，其中所述半导体衬底是一种含硅的半导体...
【专利技术属性】
技术研发人员：万达安德雷奥尼，阿莱桑德罗C卡莱加利，埃杜瓦德A卡蒂尔，阿莱桑德罗库利奥尼，克里斯多弗P德米，埃夫格尼古塞夫，迈克尔A格里贝尤克，保罗C杰米森，拉加拉奥加米，迪亚尼L莱塞，芬顿R迈克费里，维加伊纳拉亚南，加罗A皮格尼多里，小约瑟夫F西帕德，苏菲扎法尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。