通过在器件中产生压应变以提高电子在器件中的迁移率以及在器件中产生张应变以提高空穴在器件中的迁移率，提高了电荷载流子在双极（ＢＪＴ）器件中的迁移率。借助于将应力膜涂敷在器件的发射极结构邻近以及器件的基极膜顶部上，来产生压应变和张应变。以这种方式，压应变和张应变被定位在器件本征部分的紧邻处。应力膜的适当材料是氮化物。发射极结构可以是“Ｔ形的”，它具有直立部分顶部上的横向部分，直立部分的底部与基极膜形成接触，且横向部分悬挂在基极膜之上。
【技术实现步骤摘要】
本专利技术涉及到半导体器件的制造，更确切地说是涉及到提高双极器件性能的技术。
技术介绍
双极器件是一种半导体器件，其工作基于使用多数载流子和少数载流子(也称为“电荷载流子”)二者。依赖于器件的极性，多数载流子和少数载流子是电子或是空穴。双极器件的一个例子是双极结型晶体管(BJT)，这是一种具有3个称为发射极、基极、收集极的半导体区的晶体管。发射极是电导率非常高的区域，用作注入到相邻基极区的自由载流子的源。收集极是从基极收集载流子的区域。基极区被夹在发射极与收集极之间，且通常控制着自由载流子在发射极与收集极之间的流动。极性与从发射极流到收集极的载流子相反的较少的载流子，从基极流到发射极。用具有不同掺杂区的一种半导体材料(硅)来制造常规的BJT。异质结双极晶体管(HBT)采用一种以上的半导体材料，利用了不同材料例如与硅组合的SiGe的不同性质(例如带隙)。典型地用MBE(分子束外延)、RTCVD(快速热化学气相淀积)、或LPCVD(低压化学气相淀积)技术，将(硅之外的)其它材料形成为外延层。双极晶体管包含含有第一导电类型杂质的发射极层(或区)、含有第二导电类型杂质的基极层(或区)、以及含有第一导电类型杂质的收集极层(或区)。双极晶体管典型地是二种不同类型或极性的，即n-p-n(具有n型发射极和收集极以及p型基极)或p-n-p(具有p型基极和收集极以及n型基极)。此“类型”(p或n)由外延过程中注入或淀积到半导体材料中的杂质来决定。p型的杂质是硼(B)，而n型的杂质是磷(P)、砷(As)、锑(Sb)。对于n-p-n双极晶体管，从发射极注入的自由载流子是电子，且从基极流到发射极的载流子是空穴。对于p-n-p双极晶体管，载流子的类型相反。通常，由于载流子迁移率(μ)μn＞μp，且饱和速度(v)vn＞vp，故作为多数电荷载流子，电子比空穴更优选。因此，若有可能，则典型地优选n型双极器件。图1一般地示出了现有技术的n-p-n型BJT，它包含中性的发射极、中性的收集极、以及排列在中性发射极与中性收集极之间的中性基极，示出了电子经由基极从中性发射极到中性收集极的路径，并示出了空穴从中性基极到中性发射极的路径。发射极-基极空间电荷层(区)被形成在中性发射极与中性基极之间。基极-收集极空间电荷层(区)被形成在中性基极与中性收集极之间。(对于p-n-p极性BJT，空穴在中性发射极与中性收集极之间横越，而电子在中性基极与中性发射极之间横越)。众所周知晶格应变对载流子迁移率和饱和速度有影响。已经指出了各种方法来引起场效应晶体管(FET)中的应变。例如，沿电流流动方向(有时沿垂直于电流流动的方向)引起张应变的薄膜能够改善FET中的电子迁移率和饱和速度。应该理解的是，FET的工作与BJT的工作有根本的不同。其中之一是电荷仅仅沿平行于晶片表面的一个方向流动。此外，FET具有单一的载流子(NFET是电子，而PFET是空穴)，故晶格应变的作用对于单一载流子类型是直接产生沿基本上一个方向的应变。在下列文章中，能够找到在FET中采用应变技术的一些例子“A 90nm High Volume Manufacturing Logic TechnologyFeaturing Novel 45nm Gate Length Strained Silicon CMOSTransistors”，T.Ghani et al.，Portland Techology Development，IntelCorp.，Hillsboro，OR，0-7803-7873 3/03(c)2003，IEEE描述了组合到300mm晶片上90nm逻辑技术中的应变晶体管结构的细节。此应变PMOS晶体管结构的特点是埋置在源漏区中的外延生长的应变SiGe膜。报道了相对于非应变器件的巨大性能提高。Ghani的图1示出了具有埋置到源漏区中以便在沟道区中诱发压应变的应变外延SiGe膜的一种PMOS晶体管。“Enhanced Hole Mobilities in Surface-channel Strained-Sip-MOSFETs”，K.Rim et al.，Solid State Electronics Laboratory，Stanford University，Stanford，CA 94305，0-7803-2700-4，(c)1995，IEEE描述了采用赝晶生长应变硅层的表面沟道p-MOSFET中空穴迁移率的应变依赖关系。观察到当弛豫Si1-xGex缓冲层中的Ge含量增大时，空穴迁移率的提高大致随应变而线性地增大。“Fabrication and Mobility Characteristics of Ultra-thin StrainedSi Directly on Insulator(SSDOI)MOSFETs”，K.Rim et al.，T.J.Waston Resrarch Center，Yorktown Heights，NY 10598，0-7803-7873 3/03，IEEE公开了一种被转移的张应变的硅层来形成直接在绝缘体结构上的超薄(＜20nm)应变硅(SSDOI)。制造了MOSFET，并在应变硅沟道下方没有SiGe层的直接在绝缘体结构上的应变硅上验证了电子和空穴迁移率的提高。
技术实现思路
电路从晶体管性能的提高而受益。如上所述，MOSFET器件从应变硅晶格得到了提高的性能，这改善了低场载流子迁移率，从而驱动了这些器件中的电流。但根据本专利技术人的理解，应变尚未使双极器件的性能得到提高。其中，迄今描述了许多方法来将应变赋予到MOSFET器件中，对于双极器件，则尚未在很大程度上涉及到此领域。双极器件(BJT)的性能部分地受到载流子通过空间电荷区和通过中性基极的渡越时间的限制。低场迁移率和饱和速度的提高将使这一渡越时间受益。性能还受到基极区、发射极区、以及收集极区中的非本征电阻的限制。这些电阻值由低场电子和空穴迁移率所支配，并将受到器件中的应变的影响。压应变使空穴迁移率受益，而张应变使电子迁移率受益。施加到器件中正确位置处的应变显著地改善性能。参照图1，n-p-n晶体管的性能可以受益于改善空穴沿横向的迁移率以及改善电子沿垂直方向的迁移率。在极性相反的情况下，p-n-p晶体管可以受益于改善电子沿横向的迁移率以及改善空穴沿垂直方向的迁移率。根据本专利技术，通常，对于n-p-n BJT，借助于产生横向压应变来改善空穴沿横向的迁移率，而借助于产生垂直张应变来改善电子沿垂直方向的迁移率。对于p-n-p BJT，借助于产生横向张应变来改善电子沿横向的迁移率，而借助于产生垂直压应变来改善空穴沿垂直方向的迁移率。以下主要来描述是为BJT的n型(n-p-n)双极器件。根据本专利技术，通常，张应变沿电子流动的方向(图中的垂直方向)被施加到器件的本征部分(包括发射极、基极、以及收集极)，而压应变沿空穴流动的方向(图中的横向)被施加，因为空穴主要沿这一方向在基极层内流动，且由压应变改善的空穴迁移率有利地影响基极端子的电阻。根据本专利技术，通常，形成一种结构，其中，张应变通过覆盖的压应力氮化物膜被施加在器件的本征基极。通过如上所述提高空穴迁移率，这改善了本征基极电阻。这也引起器件发射极下方沿电子流动本文档来自技高网...
【技术保护点】
一种提高双极器件中电荷载流子的迁移率的方法，它包含下列步骤：在器件中产生压应变，以便提高器件中空穴的迁移率；以及在器件中产生张应变，以便提高器件中电子的迁移率。
【技术特征摘要】
US 2004-7-20 10/710,5481.一种提高双极器件中电荷载流子的迁移率的方法，它包含下列步骤在器件中产生压应变，以便提高器件中空穴的迁移率；以及在器件中产生张应变，以便提高器件中电子的迁移率。2.权利要求1的方法，其中双极器件是n-p-n晶体管；且空穴迁移率沿横向被提高，而电子迁移率沿垂直方向被提高。3.权利要求1的方法，其中双极器件是p-n-n晶体管；且电子迁移率沿横向被提高，而空穴迁移率沿垂直方向被提高。4.权利要求1的方法，它包括通过将应力膜涂敷到器件的发射极结构邻近以及器件的基极膜顶部上而产生压应变和张应变的步骤。5.权利要求1的方法，它包括将压应变和张应变定位在器件的本征部分的紧邻处的步骤。6.权利要求1的方法，它包括通过将应力膜涂敷到器件的本征部分的紧邻处而产生压应变和张应变的步骤。7.权利要求1的方法，其中，应力膜包含氮化物。8.权利要求1的方法，其中，应力膜的本征应力至少为0.5GPa。9.一种双极器件，它包含收集极区；设置在收集极区顶部上的基极膜；形成在基极层顶部上...
【专利技术属性】
技术研发人员：杜雷塞蒂齐达姆巴劳，格里戈里G弗里曼，马尔万哈特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。