CMOS硅双光电探测器及其制备方法技术

ＣＭＯＳ硅双光电探测器，涉及一种光电集成电路，尤其是涉及一种ＣＭＯＳ硅光电探测器。提供一种与商业ＣＭＯＳ工业完全兼容的ＣＭＯＳ硅双光电探测器及其制备方法。设有Ｐ型硅衬底、Ｎ阱、Ｐ阱、Ｐ型重掺杂硅、Ｎ型重掺杂硅、金属铝、场氧层、ＳｉＯ↓［２］绝缘介质层（按制备顺序从下至上共３层）和Ｓｉ↓［３］Ｎ↓［４］表面钝化层，其中Ｐ型硅衬底、Ｎ阱、Ｐ阱、Ｐ型重掺杂硅和Ｎ型重掺杂硅设于同一硅片材料上，场氧层为对硅片进行氧化在硅片表面生成的氧化硅，金属铝为通过溅射工艺沉积在硅片表面，ＳｉＯ↓［２］绝缘介质层通过沉积工艺附着在硅衬底上、Ｓｉ↓［３］Ｎ↓［４］表面钝化层通过沉积工艺附着在ＳｉＯ↓［２］绝缘介质层上。

【技术实现步骤摘要】

本专利技术涉及一种光电集成电路，尤其是涉及一种CMOS硅光电探测器。
技术介绍
近年来硅光电探测器有相当快的发展，并得到了广泛的应用，特别是在光纤通信、光盘系统、光电测量等领域。例如，它可用于DVD和CD-ROM等的光学读取头、条形码读取器、超大规模集成电路中的各单元电路的性能检测。在光纤通信领域，硅基光电探测器已经被用在850nm光纤通信和650nm塑料光纤通信中。这些都取决于硅材料本身所决定的光谱特性。另一方面，硅基光电探测器可以采用硅集成电路工艺来实现，易与各种功能的硅IC电路集成，实现单片集成的光电集成电路(OEIC)。在实际应用中通常需要集成的光电探测器芯片，这是一种光电集成电路(OEIC)。光电探测器芯片主要有两部分组成光电探测器和相应的处理电路。以光盘信号光电探测器芯片为例，光电探测器接收从光盘上反射过来的微弱的光信号并将之转换成电流信号，这个电流信号很小，通常只有μA量级光电探测器输出的微弱的电流信号通过处理电路转换成电压信号输出。光电探测器芯片的制备可以采用混合集成或单片集成的办法来实现。前者是在芯片封装过程中通过键合技术把光电探测器与处理电路进行连接；后者则与集成电路的制备方法相同，在同一衬底上实现光电探测器与处理电路并实现他们之间的连接。单片集成可以提高芯片的可靠性和整体性能，同时可以降低大批量生产的成本。从目前来看，各类硅光电探测器和OEIC几乎涉及了Bipolar、CMOS、BiCMOS、SOI工艺，且以Bipolar、和BiCMOS为主；而先进成熟、相对成本低的CMOS工艺能成为硅光电探测器和硅OEIC研究的一个热点。硅光电探测器可有多种结构，包括肖特基(SB)二极管、金属-半导体-金属(MSM)光电二极管、PN与PIN光电二极管等。虽然SB和MSM光电探测器是平面工艺，制作也很简单，但是需要金属与硅之间的肖特基接触，而CMOS工艺只支持欧姆接触；并且大多数商业的CMOS工艺不在衬底背面做电极，因此纵向结构的PIN光电探测器在商业的CMOS工艺下不太可行。贝尔实验室T.k.Woodward等完全采用商业的0.35μm CMOS集成电路工艺做出了1Gbit/s速率的光接收机芯片，响应波长为850nm，但探测器的响应度只有0.01～0.04A/W。L.D.Garrett等采用高阻片(6×1012cm-3)研制的横向硅PIN结构探测器，在无抗反射膜、5V偏压的情况下，850nm光波长的量子效率达67％(约0.45A/W)。H.Zimmermann等采用高阻外延片(2×1013cm-3)与背电极工艺，设计了多种纵向结构的硅探测器，638nm光波长的响应度达到0.4A/W以上。虽然L.D.Garrett与H.Zimmermann等的方法可以得到高性能的硅探测器，但是需对商业的CMOS集成电路工艺做适当的修改，与商业的CMOS集成电路工艺不完全兼容，一般都不能为IC代工厂所接受。
技术实现思路
本专利技术的目的在于针对已有的硅光电探测器的短波响应差，多光电探测器应用时需加隔离措施，制备工艺与CMOS集成电路不完全兼容等缺点，提供一种与商业CMOS工业完全兼容的CMOS硅双光电探测器及其制备方法。本专利技术设有P型硅衬底、N阱(N-Well)、P阱(P-Well)、P型重掺杂硅(P+)、N型重掺杂硅(N+)、金属铝(AL)、场氧层、SiO2绝缘介质层(按制备顺序从下至上共3层)和Si3N4表面钝化层，其中P型硅衬底、N阱、P阱、P型重掺杂硅和N型重掺杂硅设于同一硅片材料上，场氧层为对硅片进行氧化在硅片表面生成的氧化硅，金属铝为通过溅射工艺沉积在硅片表面，SiO2绝缘介质层通过沉积工艺附着在硅衬底上、Si3N4表面钝化层通过沉积工艺附着在SiO2绝缘介质层上。本专利技术的纵向结构自下而上依次是第一层是低掺杂的P型硅衬底；第二层是N阱和P阱；第三层是N型重掺杂硅、P型重掺杂硅、场氧层、金属铝；第四层到第六层为三层的SiO2绝缘介质层；第七层是Si3N4表面钝化层。所有的纵向尺寸由具体的CMOS工艺决定。本专利技术的横向结构以N阱为中心对称分布，N阱中心的上表面是P型重掺杂硅，其横向尺寸根据需要的有效光敏面积确定；距离N阱边缘不小于0.4μm的N阱上表面为N型重掺杂硅，宽度不小于0.8μm；N阱内的P型重掺杂硅和N型重掺杂硅由场氧层隔开，宽度不小于1μm；在N阱外围是P阱，距离N阱不小于0.8μm的P阱上表面为P型重掺杂硅，宽度不小于1.1μm；N阱内的N型重掺杂硅和P阱内的P型重掺杂硅由场氧层隔开，宽度不小于1.2μm；P阱内其他部分为场氧层。金属铝附着在各个N型重掺杂硅和P型重掺杂硅上，其中N阱内P型重掺杂硅上的金属铝分布在其周边靠近场氧层。本专利技术设有两个PN结构的光电探测器P+/N-well和N-well/P-sub，分别称为PD1和PD2，金属铝与N型重掺杂(N+)形成欧姆接触，作为探测器的阴极，光电探测器PD1和PD2设有公共阴极，N阱(N-Well)内的P型重掺杂(P+)与其接触的金属铝形成欧姆接触，作为光电探测器PD1的阳极；P阱(P-Well)内的P+与其接触的金属铝形成欧姆接触，作为光电探测器PD2的阳极；设有3层SiO2表面绝缘介质层(按制备顺序从下至上共3层)和Si3N4表面钝化层。本专利技术所说的CMOS硅双光电探测器制备方法，其具体步骤为1、首先采用高阻的<100>P型的硅片作为衬底材料；2、在P型衬底上光刻N-Well区，并采用离子注入工艺实现N-Well；3、光刻P-Well区，并采用离子注入工艺实现P-Well；4、光刻有源区(N+和P+)，采用氧化工艺实现场氧区；5、光刻N+区，通过离子注入实现N+；6、光刻P+区，通过离子注入实现P+；7、沉积第一层SiO2绝缘介质层；8、光刻接触孔(金属铝与有源区的接触部分)；9、沉积金属铝，并光刻实现需要的电极与连线；10、沉积第二和三层SiO2绝缘介质层(用以第二、第三层金属布线)；11、沉积Si3N4表面钝化层。与已有的硅光电探测器比较，本专利技术具有以下突出优点1、本专利技术有很宽的光谱响应范围，克服一般硅光电探测器短波响应差的缺点；2、当采用多探测器(探测器阵列)时，本专利技术本身就可以有很好的隔离作用，不需另外的隔离措施；3、制备工艺与商业的CMOS集成电路的工艺完全兼容，不需要对工艺做任何修改；4、采用商业的CMOS集成电路工艺，易与各种硅集成电路实现单片集成。附图说明图1为CMOS硅双光电探测器结构图。图2为CMOS双PN光电探测器使用实例。在图2中，VDD表示外接直流电源，Out表示输出，PD1表示光电探测器1，PD2表示光电探测器2。图3为CMOS双PN光电探测器物理模型。在图3中，ARC表示抗反射膜、P+表示表示P型重掺杂硅、N-well表示N阱、P-Sub表示P型硅衬底、W1与W2分别是P+/N-well和N-well/P-sub之间的耗尽层厚度。Xw表示硅片厚度、Xp表示P+的厚度，Xn表示N+的厚度、W2n和W2p分别是W2在N阱与P-sub侧的宽度。图4(a)、(b)、(c)、(d)为CMOS硅探测器光谱响应曲线。在图4(a)和(b)中，横坐标为波长Wavelength(μm)，纵坐标为本文档来自技高网...

【技术保护点】
ＣＭＯＳ硅双光电探测器，其特征在于设有Ｐ型硅衬底、Ｎ阱、Ｐ阱、Ｐ型重掺杂硅、Ｎ型重掺杂硅、金属铝、场氧层、ＳｉＯ↓［２］绝缘介质层和Ｓｉ↓［３］Ｎ↓［４］表面钝化层，其中Ｐ型硅衬底、Ｎ阱、Ｐ阱、Ｐ型重掺杂硅和Ｎ型重掺杂硅设于同一硅片材料上，场氧层为对硅片进行氧化在硅片表面生成的氧化硅，金属铝为通过溅射工艺沉积在硅片表面，按制备顺序从下至上共３层ＳｉＯ↓［２］绝缘介质层通过沉积工艺附着在硅衬底上、Ｓｉ↓［３］Ｎ↓［４］表面钝化层通过沉积工艺附着在ＳｉＯ↓［２］绝缘介质层上。

【技术特征摘要】
1.CMOS硅双光电探测器，其特征在于设有P型硅衬底、N阱、P阱、P型重掺杂硅、N型重掺杂硅、金属铝、场氧层、SiO2绝缘介质层和Si3N4表面钝化层，其中P型硅衬底、N阱、P阱、P型重掺杂硅和N型重掺杂硅设于同一硅片材料上，场氧层为对硅片进行氧化在硅片表面生成的氧化硅，金属铝为通过溅射工艺沉积在硅片表面，按制备顺序从下至上共3层SiO2绝缘介质层通过沉积工艺附着在硅衬底上、Si3N4表面钝化层通过沉积工艺附着在SiO2绝缘介质层上。2.如权利要求1所述的CMOS硅双光电探测器，其特征在于所说的P型硅衬底、N阱、P阱、P型重掺杂硅、N型重掺杂硅、金属铝、场氧层、SiO2绝缘介质层和Si3N4表面钝化层的纵向结构自下而上依次是第一层是低掺杂的P型硅衬底；第二层是N阱和P阱；第三层是N型重掺杂硅、P型重掺杂硅、场氧层、金属铝；第四层到第六层为三层的SiO2绝缘介质层；第七层是Si3N4表面钝化层。3.如权利要求1所述的CMOS硅双光电探测器，其特征在于所说的P型硅衬底、N阱、P阱、P型重掺杂硅、N型重掺杂硅、金属铝、场氧层、SiO2绝缘介质层和Si3N4表面钝化层的横向结构以N阱为中心对称分布，N阱中心的上表面是P型重掺杂硅，距离N阱边缘不小于0.4μm的N阱上表面为N型重掺杂硅，宽度不小于0.8μm；N阱内的P型重掺杂硅和N型重掺杂硅由场氧层隔开，宽度不小于1μm；在N阱外围是P阱，距离N阱不小于0.8μm的P阱上表面为P型重掺杂硅，宽度不小于1.1μm；N阱内的N型重掺杂硅和P阱内的P型重掺杂硅...

【专利技术属性】
技术研发人员：陈朝，卞剑涛，
申请(专利权)人：厦门大学，
类型：发明
国别省市：92[中国|厦门]