具有由多环结构形成的电感环的集成电路封装制造技术

一种集成电路封装包括由导线和一个或多个输入／输出（Ｉ／Ｏ）封装管脚的连接形成的电感环。电感环由将在集成电路芯片上的第一焊盘连接到封装的第一Ｉ／Ｏ管脚的第一和第二导线和将在芯片上的第二焊盘连接到封装的第二Ｉ／Ｏ管脚的第三和第四导线形成。为实现电感环，第一和第二Ｉ／Ｏ管脚通过在管脚之间的第三导体连接。第三导体可包括一个或多条焊线，并且Ｉ／Ｏ管脚优选是彼此相邻的Ｉ／Ｏ管脚。然而，该环可以由例如基于环长度要求、空间考虑和／或其它的设计或功能因素的Ｉ／Ｏ管脚的非相邻的连接形成。或者，在第一和第二Ｉ／Ｏ管脚之间的连接通过使Ｉ／Ｏ管脚具有一体结构建立。或者，在第一和第二Ｉ／Ｏ管脚之间的连接通过在封装衬底的表面之上或者这个衬底之内的金属化层建立。通过在集成电路封装的边界内形成电感环，可以实现对空间要求的实质性降低，这又促进了小型化。此外，集成电路可以以其至少一个参数受到封装的电感环长度控制的各种不同系统中的任一系统实施。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及集成电路，更具体地说，涉及具有由封装的至少一个输入/输出管脚形成的电感环的集成电路封装。本专利技术也涉及通过该封装的电感环至少部分地被控制的系统。
技术介绍
电路设计者的一个永恒目标是减小集成电路的尺寸。这个目标极大地受到日益变小的用户电子器件、通信器件以及显示系统等等的市场需求的驱动。然而，有大量的障碍阻碍这一目标的实现，其中之一将在下文中讨论。许多集成电路不是独立的器件。为确保正确的操作，这些电路因此必须通过不涉及使用IC封装输入/输出管脚的连接(件)被连接到一个或更多个外部部件。如附图1所示，例如通过使用焊线3将集成电路芯片1连接到封装之外的部件2实现加以实现。建立封装之外(off-package)的连接的需求增加了制造过程的成本和复杂性，因此被认为是很不理想的。这些连接也将集成电路暴露在由外部影响造成的增大的损害危险之中，这就导致了可靠性和性能降低。要求封装之外的连接的一种常规集成电路通常用于移动通信器件比如蜂窝电话的频率合成器中。因为相位噪声技术规范在这些器件中非常严格，因此在用于产生频率的锁相环中的压控振荡器通常基于一些谐振结构。陶瓷谐振器和LC储本文档来自技高网...

【技术保护点】
一种半导体封装，包括：集成电路芯片；和电感环，包括：（ａ）将在芯片上的第一焊盘连接到所述封装的第一输入／输出管脚的第一和第二导体；（ｂ）将在芯片上的第二焊盘连接到所述封装的第二输入／输出管脚的第三和第四导体中 的至少一个；和（ｃ）将第一输入／输出管脚连接到第二输入／输出管脚的第五导体。

【技术特征摘要】
【国外来华专利技术】US 2003-8-28 60/498,3541.一种半导体封装，包括集成电路芯片；和电感环，包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三和第四导体中的至少一个；和(c)将第一输入/输出管脚连接到第二输入/输出管脚的第五导体。2.根据权利要求1的半导体封装，其中第一、第二、第三和第四导体是焊线。3.根据权利要求1的半导体封装，其中第五导体包括具有所述封装的衬底的金属化层。4.根据权利要求3的半导体封装，其中金属化层在衬底的表面上。5.根据权利要求3的半导体封装，其中金属化层被包括在衬底的次表面层中。6.根据权利要求1的半导体封装，其中第五导体包括将第一输入/输出管脚连接到第二输入/输出管脚的至少一条焊线。7.根据权利要求6的半导体封装，其中第五导体包括至少两条焊线。8.根据权利要求1的半导体封装，其中第一输入/输出管脚和第二输入/输出管脚是相邻的管脚。9.根据权利要求1的半导体封装，其中第一输入/输出管脚和第二输入/输出管脚至少被第三输入/输出管脚隔开。10.一种半导体封装，包括集成电路芯片；和电感环，包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个，其中第一输入/输出管脚和第二输入/输出管脚相邻并且彼此接触。11.根据权利要求10的半导体封装，其中第一、第二、第三和第四导体是焊线。12.一种半导体封装，包括集成电路芯片；和电感环，包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个，其中第一输入/输出管脚和第二输入/输出管脚具有一体的结构。13.根据权利要求12的半导体封装，其中第一、第二、第三和第四导体是焊线。14.一种半导体封装，包括包括锁相环的集成电路芯片；和具有与锁相环的输出频率对应的长度的电感环，所说的电感环包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个；和(c)将第一输入/输出管脚连接到第二输入/输出管脚的第五导体。15.根据权利要求14的半导体封装，其中第一、第二、第三和第四导体是焊线。16.根据权利要求14的半导体封装，其中第五导体包括具有所述封装的衬底的金属化层。17.根据权利要求16的半导体封装，其中金属化层在衬底的表面上。18.根据权利要求16的半导体封装，其中金属化层被包括在衬底的次表面层中。19.根据权利要求14的半导体封装，其中第五导体包括将第一输入/输出管脚连接到第二输入/输出管脚的至少一条焊线。20.根据权利要求19的半导体封装，其中第五导体包括至少两条焊线。21.根据权利要求14的半导体封装，其中第一输入/输出管脚和第二输入/输出管脚是相邻的管脚。22.根据权利要求14的半导体封装，其中第一输入/输出管脚和第二输入/输出管脚至少被第三输入/输出管脚隔开。23.一种半导体封装，包括包括锁相环的集成电路芯片；和具有与锁相环的输出频率对应的长度的电感环，所说的电感环包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个，其中第一输入/输出管脚和第二输入/输出管脚相邻且彼此接触。24.根据权利要求23的半导体封装，其中第一、第二、第三和第四导体是焊线。25.一种半导体封装，包括包括锁相环的集成电路芯片；和具有与锁相环的输出频率对应的长度的电感环，所说的电感环包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个，其中第一输入/输出管脚和第二输入/输出管脚具有一体的结构。26.根据权利要求25的半导体封装，其中第一、第二、第三和第四导体是焊线。27.一种振荡器电路，包括具有两个输出节点的有源振荡器；耦合到所述输出节点的电感环；和耦合到其中一个输出节点的至少一个电容电路，所说的电容电路包括电容器、电阻器和第一开关，其中在第一开关断开时所说的电阻器将偏压提供给电容器，其中所说的第一开关使电容器耦合到所述有源振荡器的输出节点和使该电容器与其去耦，其中有源振荡器和电容电路都被包括在半导体封装中，该半导体封装包括集成电路芯片，所说的电感环包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个；和(c)将第一输入/输出管脚连接到第二输入/输出管脚的第五导体。28.根据权利要求27的振荡器电路，其中第一、第二、第三和第四导体是焊线。29.根据权利要求27的振荡器电路，其中第五导体包括具有所述封装的衬底的金属化层。30.根据权利要求29的振荡器电路，其中金属化层在衬底的表面上。31.根据权利要求29的振荡器电路，其中金属化层被包括在...

【专利技术属性】
技术研发人员：具利度，许炯基，李康润，李正雨，朴畯培，李京浩，
申请(专利权)人：GCT半导体公司，
类型：发明
国别省市：US[美国]