经位线屏蔽而改善电荷保持的半导体存储装置制造方法及图纸

本发明专利技术涉及具有用于驱动包含存储电容的选择晶体管的位线（１）的半导体存储装置。运用导电屏蔽构件（５）在相邻位线（１）之间的屏蔽导致位线－位线耦合的减小，使得即使在不使用要占用芯片面积的例如位线绞合的技木时也能够改善电荷保持时间。

【技术实现步骤摘要】

本专利技术涉及半导体存储装置和制造半导体存储装置的导电屏蔽构件的方法。
技术介绍
例如DRAM(动态随机存取存储器)的半导体存储装置使用可以存入/读出于电容器的电荷来写入/读出信息位。最好采用形成在半导体衬底内的沟道电容(trench capacitor)和形成在半导体衬底上的堆叠电容(stack capacitor)作为半导体存储单元的电容。为了正常的存储器操作，具有沟道电容的DRAM需要每个存储单元大约35fF的电容值，而具有堆叠电容的DRAM需要每个存储单元大约25fF的电容值。所需要的电容值(取决于电容的实施形式)的差别可以归因于具有沟道电容的DRAM和具有堆叠电容的DRAM之间总位线电容和位线-位线耦合具有不同的量值，因而，必然伴有不同的信号形状。为了将与沟道电容或者堆叠电容的电容设计无关的、具有相似信号幅度的信号提供给读出放大器，具有沟道电容的DRAM的电容值设计为大于具有堆叠电容的DRAM的电容值。在具有堆叠电容的DRAM的场合，位线是由将选择晶体管连接到堆叠电容的存储器结点接触件相互分开的，因而，在一方面，必然伴有较大的总位线电容值，但另一方面，造成相邻位线之间的屏蔽。在具有沟道电容的DRAM的场合，由于沟道电容就设在半导体衬底中，不需要设置由位线导引的存储器结点接触件。随着为提高集成度而不断减小的元件尺寸，在过渡到下一代存储器的过程中，通过减小电容的介质层厚度来保持沟道电容的电容值。在向具有基本规则(ground rule)小于100nm的存储器世代过渡的过程中，由于产生隧道电流，就不能依靠继续减小介质层的厚度。因而，关于可以达到的电容值，必须提出进一步增加电容表面的概念和提供高k值材料，以补偿当结构尺寸减小时电容面积的缩小。电容的电荷保持时间(这伴随地决定刷新时间)基本上取决于(尤其是)总位线电容和位线-位线耦合。在具有沟道电容的DRAM的场合，惯例上使用所谓位线绞合(bit line twist)的技术来减小位线-位线耦合。在该场合，位线分别成对地连接读出放大器，此时，与位线仅仅相互平行地没有任何绞合的延伸相比较，两个位线作为一对位线与读出放大器连接，所述两个位线从位线对到位线对交替地绞合和不绞合。相互平行地伸展的两个位线例如通过借助于另外的金属平面使两个位线相交叉，然后又这样地排列它们，使得两个位线又相互平行地延伸。这样使得减小位线-位线耦合成为可能。然而，这种位线绞合技术必然伴有缺点，即位线的这种绞合要占据芯片面积，造成每个半导体存储装置所需要的面积量的增加，因此增加成本。
技术实现思路
本专利技术的目的在于提出具有改善的电荷保持又消除了上述问题的半导体存储装置以及制造所述半导体存储装置的方法。按照本专利技术，通过半导体存储装置和制造所述半导体存储装置的方法来达到上述目的。以下还描述了本专利技术的优选实施例。本专利技术提出具有多个位线以及绝缘结构的半导体存储装置，所述多个位线相互靠近地排布在半导体衬底上，所述绝缘结构至少横向地邻接所述位线。在该场合，设有形成在两个位线(它们是相互靠近地排列)之间的各个导电屏蔽构件，所述导电屏蔽构件离位线一定距离，并且至少部分地邻接绝缘结构。位线各自用于连接选择晶体管，用与字线连接的栅极可以导通和截止选择晶体管，从而使与选择晶体管连接的存储电容充电/放电。存储在存储电容的电荷表征存储状态，即包含选择晶体管和存储电容的存储单元的逻辑“0”或者“1”的存在。屏蔽构件(最好形成在具有沟道电容的DRAM中)一方面增加总的位线电容值，另一方面减小位线-位线耦合。存储电容中的电荷保持(这取决于总的位线电容值和位线-位线耦合)可以通过减小位线-位线耦合而得到改善，位线-位线耦合的减小提升电荷保持，过度补偿本来会削弱电荷保持的总的位线电容值的增加。应当指出，电荷保持及其检测基于动态操作，其结果是电容的再充电过程(Umladungsvorgaenge)尤其重要。因此，使用读出放大器的电荷检测不是唯一地决定于泄漏电流。导电屏蔽构件最好具有多个屏蔽单元。所述多个屏蔽单元可以例如以这样的方式排列，使得多个屏蔽单元位置沿着相互靠近地排列的两个位线之间的水平连接线。同样，可能以这样的方式排列导电屏蔽单元，使得一个各自的屏蔽单元沿着相互靠近地排列的两个位线之间的水平连接线形成，屏蔽单元垂直方向相互地堆叠，然而，其结果是相互靠近地排列的两个位线之间的水平连接线横越不同的屏蔽单元(取决于其高度)。导电屏蔽构件最好具有至少一种金属和/或至少一种掺杂的半导体材料。合适金属的选择基本上由工艺确定，铝、铜、钨、钛或者这些材料的组合最适合作为金属。同样，可以使用例如TiSi2、MoSi2、WSi2、CoSi2或者这些材料的组合的金属硅化物来形成导电屏蔽构件。一种备选或附加的方案是，导电屏蔽构件或者其各部分可以为掺杂的半导体材料的形式。多晶硅尤其适合用作半导体材料，多晶硅的导电率的调整对于N型导电率用(例如)磷掺杂或者对于P型导电率用硼掺杂。同样，可以以一种或者多种金属氮化物(最好为TiN)的形式形成导电屏蔽构件或者其各部分。在一个优选实施例中，导电屏蔽构件主要这样地形成，使得导电屏蔽构件至少与在位于位线下面的中间介质层中的位线一样地接近半导体衬底。中间介质层将位线和导电屏蔽单元与半导体衬底隔开，中间介质层最好以硅氧化物的形式，更具体地说，就是TEOS(原硅烷四乙酯tetraethylorthosilane)。假如导电屏蔽构件这样地形成，使得导电屏蔽构件比位线更接近半导体衬底，从导电屏蔽构件的下侧经过中间介质层到半导体衬底表面的垂直距离要比从位线的下侧算起的对应距离短些。因此，经过中间介质层引起的位线-位线耦合被减小。应当指出，屏蔽构件的下侧也可以稍微比位线的下侧高些，这取决于制造绝缘结构时的工艺控制。最好这样地形成绝缘结构，使得绝缘结构比位线更接近半导体衬底。因此，从绝缘结构的下侧经过中间介质层到半导体衬底表面的垂直距离要比从位线的下侧到半导体衬底表面的对应距离短些。撇开工艺技术上可能的优点不谈，若中间介质层具有大于绝缘结构的介电常数，这种实施例就特别有利。在另一个实施例中，绝缘结构邻接导电屏蔽构件的下侧。因为在绝缘结构的这种情况中，绝缘结构这样地形成，使得绝缘结构要比位线更接近半导体衬底，假如中间介质层的介电常数大于绝缘结构的介电常数，则在导电屏蔽构件下侧周围的这种绝缘结构的结构特别有利。从制造的角度看(例如节省工艺步骤)，同样是这种实施例有利。最好将绝缘结构形成为在单元阵列(即包含存储单元的区域)中连续的绝缘结构。因此，绝缘结构不仅侧向地邻接位线作为隔离层，而且也这样地形成在位线上，使得绝缘结构邻接中间介质层在相邻位线之间的部分。因而绝缘结构覆盖半导体存储装置的单元阵列。最好在每个位线上形成保护层。所述保护层可以是(例如)以氧化物硬掩模的形式，更具体地说由TEOS构成的掩模，或者可以具有在将位线图案化时适合用作蚀刻保护层的一种或者多种材料。在一个优选实施例中，这样地形成导电屏蔽构件，使得导电屏蔽构件距离半导体衬底至少与位线距离半导体衬底一样。假如导电屏蔽构件这样地形成，使得导电屏蔽构件要比位线更远离，从半导体衬底表面到屏蔽构件的上侧的垂直距离大于从半导体衬底表面到位线上侧的对应距离。更具体本文档来自技高网...

【技术保护点】
一种半导体存储装置，设有：多个位线，它们相互靠近地排列，并在半导体衬底上延伸；绝缘结构，该结构至少侧向地邻接所述位线；形成在相互靠近地排列的两个位线之间的各导电屏蔽构件，所述导电屏蔽构件离位线一定距离，并且至少部分地 邻接所述绝缘结构，其中，形成所述导电屏蔽构件，实现如下两种状态中的至少一种：包含比所述位线的下侧离所述半导体衬底近的下侧和包含比所述位线的上侧离所述半导体衬底远的上侧。

【技术特征摘要】
DE 2005-5-11 102005021825.31.一种半导体存储装置，设有多个位线，它们相互靠近地排列，并在半导体衬底上延伸；绝缘结构，该结构至少侧向地邻接所述位线；形成在相互靠近地排列的两个位线之间的各导电屏蔽构件，所述导电屏蔽构件离位线一定距离，并且至少部分地邻接所述绝缘结构，其中，形成所述导电屏蔽构件，实现如下两种状态中的至少一种包含比所述位线的下侧离所述半导体衬底近的下侧和包含比所述位线的上侧离所述半导体衬底远的上侧。2.如权利要求1所述的半导体存储装置，其中所述导电屏蔽构件(5)具有多个屏蔽单元。3.如权利要求1和2中任一项所述的半导体存储装置，其中所述导电屏蔽构件(5)含有至少一种金属和/或至少一种经掺杂的半导体材料。4.如权利要求3所述的半导体存储装置，其中所述导电屏蔽构件或该构件的若干部分包含由金属硅化物、经掺杂的半导体材料或金属氮化物构成的组中的至少一个。5.如上述权利要求中任一项所述的半导体存储装置，其中所述导电屏蔽构件(5)基本上形成得使其至少与位于所述位线(1)以下的中间介质层(2)中的位线(1)一样地接近半导体衬底。6.如权利要求5所述的半导体存储装置，其中所述绝缘结构(4)形成得使其比所述位线(1)更接近半导体衬底(S)。7.如权利要求6所述的半导体存储装置，其中所述绝缘结构(4)邻接所述导电屏蔽构件(5)的下侧。8.如权利要求7所述的半导体存储装置，其中所述绝缘结构(4)相接触地形成在单元阵列(Z)中。9.如上述权利要求中任一项所述的半导体存储装置，其中各所述位线(1)上有保护层(3)形成。10.如上述权利要求中任一项所述的半导体存储装置，其中所述导电屏蔽构件(5)形成得使其距离所述半导体衬底(S)至少与所述位线(1)一样。11.如上述权利要求中任一项所述的半导体存储装置，其中所述导电屏蔽构件(5)在所述位线(1)上覆盖单元阵列(Z)。12.如上述权利要求中任一项所述的半导体存储装置，其中所述绝缘结构(4)邻接所述导电屏蔽构件(5)的上侧。13.如上述权利要求中任一项所述的...

【专利技术属性】
技术研发人员：R怀斯，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]