提供了一种固态ＣＭＯＳ图像传感器，特别是一种具有堆叠式光位点、高灵敏度和低暗电流的ＣＭＯＳ图像传感器。在包括像素阵列的图像传感器中，每个像素包括：标准光感测和电荷存储区域，其形成于基片的表面部分下的第一区域中，且收集产生光的载流子；第二电荷存储区域，其相邻于所述基片的表面部分而形成，且与所述标准光感测和电荷存储区域分离；以及势垒，其形成于所述第一区域与所述第一区域之下的第二区域之间，且将所述产生光的载流子从所述第二区域转向至所述第二电荷存储区域。
【技术实现步骤摘要】
本专利技术涉及一种固态图像传感器；且更具体地，涉及一种具有堆叠式光位点(photo-site)的互补金属氧化物半导体(CMOS)图像传感器，所述光位点导致紧凑像素布局、高灵敏度和低暗电流。竖直光位点排列避免了利用标准光吸收滤色器来感测颜色的需要并增大了传感器像素密度。
技术介绍
典型图像传感器通过将碰撞光子转换为累积(收集)于传感器像素中的电子来感测光。在完成累积周期之后，所收集的电荷转换为提供至传感器输出端子的电压。在CMOS图像传感器中，电荷至电压的转换直接在像素自身中完成，且模拟像素电压通过各种像素寻址和扫描机制传递至输出端子。模拟信号亦可在到达芯片输出之前片上转换为数字等价物。像素已将缓冲放大器、典型地为源极跟随器合并入其中，缓冲放大器通过合适的寻址晶体管来驱动连接至像素的感测线。在完成电荷至电压转换且所得信号从像素传递出之后，像素被复位以准备积累新电荷。在使用浮动扩散(FD)作为电荷检测节点的像素中，复位通过接通将FD节点即刻导电连接至电压参考的复位晶体管来完成。此步骤移除所收集的电荷。然而，如本
中所公知的，该移除产生kTC复位噪声。必须通过相关双采样(CDS)信号处理技术来将kTC噪声从信号移除以实现所需的低噪声性能。利用CDS概念的典型CMOS传感器需要在像素中具有四个晶体管(4T)。4T像素电路的实例可于授予J.W.Russell等人的美国专利No.5,991,184中找到。如Masahiro Kasano在技术论文ISCC的摘要第48卷、2005年2月、第348至349页的标题为“A 2.0μm Pixel Pitch MOS ImageSensor with an Amorphous Si Film Color Filter”的文章中所描述，通过将切换脉冲引入至Vdd偏置线，有可能从像素消除选择晶体管并在像素中实现仅具有3T的CDS操作。当需要减小像素大小来建立低成本和高分辨率图像传感器时，每个像素中较大数目的晶体管可能成为一个缺点。标准3T像素不可使用用于kTC噪声抑制的CDS概念，且因此需要使用某些其它方法来最小化此噪声的不利效应。大多数单芯片CMOS和CCD图像传感器中的色彩感测通过将各种光吸收和色彩透射滤光器置于预定图案中的像素的顶上来完成。因此，给定像素子组或子阵列中的不同像素变得仅对光谱的某一波长带敏感。因此，像素子组形成单色超级像素。来自“色彩敏感”子组像素的信号然后用来使用试图恢复此机制中不可避免丢失的分辨率的各种内插和彩色信号处理方法来构造彩色超级像素信号。典型彩色像素图案的实例可于授予B.E.Bayer的美国专利No.3,971,065中找到。滤色器排列的另一实例可于上文提及的Masahiro Kasano的文章中找到。用于色彩感测的所有这些方法具有一个主要缺点如上文提及地牺牲分辨率并通过吸收滤色器中的光而牺牲灵敏度。图1示出典型4T像素和相关联的像素电路的标准光位点的横截面视图。具体而言，图1中说明了钉扎光电二极管(pinned photodiode)光感测元件和相关联的像素电路的简化图。p型硅基片101具有浅沟槽隔离(STI)区域102，其通过通过将基片101蚀刻至某深度来形成沟槽且利用二氧化硅层103来填充所述沟槽而获得。二氧化硅层103亦覆盖像素的剩余表面。浅p+型掺杂区域104使STI区域102的壁和底以及像素的表面钝化。产生光的电荷收集于钉扎光电二极管的n型掺杂区域105中。当完成电荷累积周期时，通过即刻接通栅107，来自STI光电二极管区域(即n型掺杂区域105)的电荷被传递至浮动扩散(FD)106。通过第一晶体管118，FD 106复位至适当电势(即Vdd)，并通过第二晶体管114感测FD电势电荷改变。连接于Vdd节点117与FD节点113之间的电容器Cs 119用来调节像素的转换增益。像素经由选择晶体管115来寻址。控制信号经由传递栅总线Tx 112、复位栅总线Rx 120和寻址栅总线Sx 121而提供至像素。来自像素的输出提供至像素行总线116。当光子122碰撞在像素上时，光子依赖于其波长而穿透至硅体(siliconbulk)中并产生电子空穴对。电子产生于基片101的耗尽区域109与非耗尽区域中。产生于基片101的非耗尽区域中的电子110然后扩散至耗尽区域109的边缘，在耗尽区域109的边缘，电子被迅速被扫至位于n型掺杂区域105中的势阱中。产生于中性非耗尽区域中的电子亦可横向扩散并促成像素之间的串扰。由于此原因，耗尽区域形成有某深度Xd111，使得可最小化上文提及的非所要现象。尽管运行良好，但此像素不能够根据电荷产生的深度且因此不能够根据已产生电荷的光子的波长来分离电荷。结果，必须将滤色器置于像素的顶上来吸收光谱的某些部分，以产生色彩感测能力。光的吸收引起灵敏度的损失，其为此色彩感测方法的非所要的副作用。如在授予R.B.Merrill等人的美国专利No.6,894,265中可知，已发现对此限制的解决方法且若干公司(例如，Foveon)已进行了推行。在此方法中，在硅体内，三个光电二极管置于彼此的顶上，且在依赖于入射光的波长的不同深度收集产生光的载流子。然后通过将这些埋置的光电二极管连接至位于硅表面的顶上的电路来获得电压信号，并经由典型机制来感测、处理及复位电荷。此方法的一个优点为通过并排地放置被滤色器覆盖的像素而使得不牺牲分辨率，且在滤色器中不需要吸收光子。然而，可能不容易形成深埋于硅体中的光电二极管。同样，可能难以通过位于硅的顶上的电路来感测收集于埋置的光电二极管中的电荷而不增加噪声。
技术实现思路
本专利技术的一个目的为提供一种具有堆叠式光位点的CMOS图像传感器，所述堆叠式光位点通过垂直地分离产生光的载流子来感测色彩，从而使得CMOS图像传感器具有提供两个或更多色彩编码信号而无需使用传统光吸收滤色器的优点。将合适的势垒置于典型钉扎光电二极管结构之下实现本专利技术的此目的及其它目的。根据本专利技术的一个方面，提供包括像素阵列的图像传感器，每个像素包括标准光感测和电荷存储区域，其形成于位于基片的表面部分下的第一区域中并收集产生光的载流子；第二电荷存储区域，其相邻于基片的表面部分而形成且与标准光感测和电荷存储区域分离；及势垒，其形成于第一区域与位于第一区域之下的第二区域的间并将产生光的载流子自第二区域转向至第二电荷存储区域。根据本专利技术的另一方面，提供包括像素阵列的图像传感器，其中所述像素阵列包括具有第一滤色器的像素组及具有第二滤色器的像素组，所述像素以棋盘形图案的形式排列；且具有第一滤色器的像素具有标准光位点且具有第二滤色器的像素具有堆叠式光位点。本专利技术的上述例示性实施例致力于通常的难题并为色彩感测提供较简单且较实际的解决方法，所述方法具有比典型方法中少的分辨率损耗且具有光灵敏度的最小损耗。举例而言，授予Richard B.Merrill等人的美国专利第6,894,265号教示形成埋置的光电二极管并将电荷收集及存储于深硅体中的典型方法。与典型方法相反，将特殊势垒置于标准钉扎光电二极管下且因此可能将来自深的体的产生光的载流子转向且导引产生光的载流子以在窄区域中流至硅基片表面，在硅基片表面可容易地收集并存储产生光的载流子以供读取。因此，可便本文档来自技高网...
【技术保护点】
一种包括像素阵列的图像传感器，每个像素包括：标准光感测和电荷存储区域，其形成于基片的表面部分下的第一区域中，且收集产生光的载流子；第二电荷存储区域，其形成于所述基片的表面部分，且与所述标准光感测和电荷存储区域分离；以及势垒，其形成于所述第一区域与所述第一区域之下的第二区域之间，且将所述产生光的载流子从所述第二区域转向至所述第二电荷存储区域。
【技术特征摘要】
KR 2005-7-27 10-2005-00684691.一种包括像素阵列的图像传感器，每个像素包括标准光感测和电荷存储区域，其形成于基片的表面部分下的第一区域中，且收集产生光的载流子；第二电荷存储区域，其形成于所述基片的表面部分，且与所述标准光感测和电荷存储区域分离；以及势垒，其形成于所述第一区域与所述第一区域之下的第二区域之间，且将所述产生光的载流子从所述第二区域转向至所述第二电荷存储区域。2.如权利要求1的图像传感器，其中所述第二电荷存储区域是浮动扩散。3.如权利要求1的图像传感器，其中所述第二电荷存储区域是形成于所述基片的表面部分中的栅之下的势阱。4.如权利要求3的图像传感器，其中所述标准光感测和电荷存储区域以及所述第二电荷存储区域与公共电荷检测节点对接。5.如权利要求4的图像传感器，其中所述像素阵列具有以预定图案形式的排列，且包括具有品红色滤色器的像素组以及具有青色滤色器的像素组。6.如权利要求4的图像传感器，其中所述像素阵列具有以预定图案形式的排列，且包括具有滤色器的像素组以及无滤色器的像素组。7.如权利要求4的图像传感器，其中所述像素阵列获得为所述像素中的每个包括位于距离所述基片的表面部分...
【专利技术属性】
技术研发人员：雅罗斯拉夫希内切克，
申请(专利权)人：科洛司科技有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。