面积高效的双端口和多端口SRAM、用于SRAM的面积高效的存储器单元制造技术

本公开涉及一种静态随机存取存储器和用于静态随机存取存储器的存储器单元，该存储器单元包括：形成第一和第二交叉耦合反相器(INV1、INV2)的第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)和第四晶体管(M4)，其中，第一和第二交叉耦合反相器(INV1、INV2)限定第一存储节点(D)和反相的第一存储节点(D

【技术实现步骤摘要】
【国外来华专利技术】面积高效的双端口和多端口SRAM、用于SRAM的面积高效的存储器单元


[0001]本公开涉及一种用于静态随机存取存储器(SRAM)的面积高效的存储器单元、存储器单元的存储器阵列和面积高效的双端口或多端口SRAM。

技术介绍

[0002]静态随机存取存储器广泛用于集成电路中，并且可能占电路面积和功耗的很大一部分。SRAM存储器的典型存储器单元是由六个MOSFET组成的六晶体管(6T)存储器单元。每个位存储在形成两个交叉耦合反相器的四个晶体管上。除了这四个晶体管之外，两个交叉耦合反相器通过两个另外的存取晶体管连接到位线和反相位线，该两个另外的存取晶体管由标准单端口6T SRAM单元中的公共字线控制。晶体管的大小必须设置适当，从而以可靠的方式执行单次读取和写入操作。
[0003]在双端口或多端口SRAM的情况下，对于每个附加需要的端口都必须向6T存储器单元添加两个晶体管。因此，常规的双端口存储器被实现为8T存储器单元。可以意识到，在SRAM中具有附加端口的优点伴随着成本即晶体管数量的增加，这反过来意味着由于芯片面积更大而导致制造成本的增加。除了面积增加外，双端口SRAM的功耗比单端口SRAM更高。这些缺点通常超过使用双端口SRAM的优点。
[0004]已经尝试通过设计新的存储器单元来解决上述缺点。然而，这些方法对于不同的技术节点通常是不可移植的，并且可能与许多制造挑战相关联。以前使用6T位单元模拟双端口功能的大部分工作都是基于时分复用的。在这点上，时分复用表示其中6T位单元已被调度方案或延迟方案访问的方法，该调度方案或延迟方案在单个时钟周期中调度两个顺序的读取/写入操作。这类似于在更快的单端口SRAM中执行两个操作并将数据分配到两个不同的端口。

技术实现思路

[0005]本专利技术的目的在于提供一种面积高效的静态随机存取存储器和用于静态随机存取存储器的存储器单元，其中，6T存储器单元可用于双端口SRAM中。本公开在第一实施例中涉及一种用于静态随机存取存储器的存储器单元，该存储器单元包括：
[0006]‑
形成第一和第二交叉耦合反相器(INV1、INV2)的第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)和第四晶体管(M4)，其中，第一和第二交叉耦合反相器(INV1、INV2)限定第一存储节点(D)和反相的第一存储节点(D
’
)，其中，第一反相器(INV1)连接到第一参考电压(GND1)和第一电源电压(VDD1)，并且其中，第二反相器(INV2)连接到第二参考电压(GND2)和第二电源电压(VDD2)；
[0007]‑
连接在第一存储节点(D)和第一位线(BL1)之间的第五晶体管(M5)；
[0008]‑
连接在反相的第一存储节点(D
’
)和第二位线(BL2)之间的第六晶体管(M6)；
[0009]‑
连接到第五晶体管(M5)的第一字线(WL1)，所述第一字线(WL1)控制第一位线
(BL1)对第一存储节点(D)的访问；和
[0010]‑
第二字线(WL2)，其独立于第一字线(WL1)，该第二字线连接到第六晶体管(M6)，所述第二字线(WL2)独立于第一位线(BL1)控制第二位线(BL2)对反相的第一存储节点(D
’
)的访问；
[0011]其中，第一字线(WL1)与第一参考电压(GND1)的相对电压电平、或第一电源电压(VDD1)与第一参考电压(GND1)的相对电压电平、或第二字线(WL2)与第二参考电压(GND2)的相对电压电平、或第二电源电压(VDD2)与第二参考电压(GND2)的相对电压电平、或第一参考电压(GND1)与第二参考电压(GND2)的相对电压电平、或第一位线(BL1)与第一参考电压(GND1)或第一电源电压(VDD1)的相对电压电平、或第二位线(BL2)与第二参考电压(GND2)或第二电源电压(VDD2)的相对电压电平被配置使得可以独立地读取和写入第一存储节点(D)和反相的第一存储节点(D
’
)的数据。
[0012]专利技术人已经意识到，对于读取和写入访问，通过打破相互关联地使用访问晶体管对(M5、M6)的做法，而是独立地访问它们，可以获得双端口6T存储器单元。在如图1所示的常规6T设计中，写入操作、尤其是写入逻辑“1”的操作，具有挑战性。通过在BL和上推送互补反相值来写入“1”。然后断言WL。晶体管的大小被设计为使得锁存的值覆盖交叉耦合反相器的先前状态。实际上，访问NMOS晶体管M5和M6必须比底部NMOS(M2、M4)或顶部PMOS(M1、M3)晶体管更强，以覆盖反相器的先前状态。反相器的大小设置可能具有挑战性。需要仔细设置SRAM单元中晶体管的大小以确保正常操作。通常，目标是最小化晶体管，同时保持尽可能快速可靠的读取和写入。为了以可靠的方式写入“1”，因此先前已将互补反相值锁存到BL和在本公开的存储器单元和对应的存储器中，第一字线(WL1)与第一参考电压(GND1)的相对电压电平、或第一电源电压(VDD1)与第一参考电压(GND1)的相对电压电平、或第二字线(WL2)与第二参考电压(GND2)的相对电压电平、或第二电源电压(VDD2)与第二参考电压(GND2)的相对电压电平可以替代地通过增加或减少单独参考电平中的一个或多个来动态地处理，使得值只能从一侧写入。此外，被访问的位线可以被升压，优选地结合对提及的相对电压电平的动态处理，以便强制存储在交叉耦合反相器中的值。在写入访问期间将第一位线(BL1)的电压升压至显著高于VDD1的电平(例如升压至第一电源电压(VDD1)的至少两倍、或至少2.5倍、或至少3倍的电平)可能是有利的。类似地，在写入访问期间，第二位线(BL2)可以被升压到第一电源电压(VDD2)的至少两倍、或至少2.5倍、或至少3倍的电平。这可以与对第一和第二字线的升压相结合，这将在下面进一步详细解释。在一个实施例中，端口的位线和字线可以同时被升压。根据一个实施例，第一字线(WL1)的第一字线电压被升压，例如被升压至第一电源电压(VDD1)的至少两倍的电平，并且第一位线(BL1)的第一位线电压被升压，例如在第一存储节点(D)的写入访问期间被升压至第一电源电压(VDD1)的至少两倍的电平。类似地，可以升压第二字线(WL2)的第二字线电压，例如升压至第一电源电压(VDD2)的至少两倍的电平，并且第二位线(BL2)的第二位线电压可以被升压，例如在第二存储节点(D
’
)的写入访问期间被升压到第二电源电压(VDD2)的至少两倍的电平。通过升压位线和字线，可以实现从一侧的高效访问。该技术可以在第三和第四端口上重复，即同时升压第三字线(WL3)和第三位线(BL3)，并同时升压第四字线(WL4)和第四位线(BL4)，诸如此类。
[0013]为了在存储器结构中使用面积高效的存储器单元，存储器单元可以以单元阵列的形式布置，例如m*n个单元。代替在第一位线(BL1)和第二位线(BL2)(通常是BL和)之间对位单元的访本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于静态随机存取存储器的存储器单元，所述存储器单元包括：
‑
形成第一交叉耦合反相器和第二交叉耦合反相器(INV1、INV2)的第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)和第四晶体管(M4)，其中，第一交叉耦合反相器和第二交叉耦合反相器(INV1、INV2)限定第一存储节点(D)和反相的第一存储节点(D
’
)，其中，第一反相器(INV1)连接到第一参考电压(GND1)和第一电源电压(VDD1)，并且其中，第二反相器(INV2)连接到第二参考电压(GND2)和第二电源电压(VDD2)；
‑
连接在第一存储节点(D)和第一位线(BL1)之间的第五晶体管(M5)；
‑
连接在反相的第一存储节点(D
’
)和第二位线(BL2)之间的第六晶体管(M6)；
‑
连接到第五晶体管(M5)的第一字线(WL1)，所述第一字线(WL1)控制第一位线(BL1)对第一存储节点(D)的访问；和
‑
独立于第一字线(WL1)的第二字线(WL2)，该第二字线连接到第六晶体管(M6)，所述第二字线(WL2)独立于第一位线(BL1)控制第二位线(BL2)对反相的第一存储节点(D
’
)的访问；其中，第一字线(WL1)与第一参考电压(GND1)的相对电压电平、或第一电源电压(VDD1)与第一参考电压(GND1)的相对电压电平、或第二字线(WL2)与第二参考电压(GND2)的相对电压电平、或第二电源电压(VDD2)与第二参考电压(GND2)的相对电压电平、或第一参考电压(GND1)与第二参考电压(GND2)的相对电压电平、或第一位线(BL1)与第一参考电压(GND1)或第一电源电压(VDD1)的相对电压电平、或第二位线(BL2)与第二参考电压(GND2)或第二电源电压(VDD2)的相对电压电平被配置使得能够独立地读取和写入第一存储节点(D)和反相的第一存储节点(D
’
)的数据。2.根据前述权利要求中任一项所述的存储器单元，其中，第一字线(WL1)的第一字线电压被升压，例如被升压至第一电源电压(VDD1)的至少两倍的电平，并且其中，在对第一存储节点(D)的写入访问期间，第一位线(BL1)的第一位线电压被升压，例如升压至第一电源电压(VDD1)的至少两倍的电平。3.根据前述权利要求中任一项所述的存储器单元，其中，第二字线(WL2)的第二字线电压被升压，例如被升压至第一电源电压(VDD2)的至少两倍的电平，并且其中，在对第二存储节点(D
’
)的写入访问期间，第二位线(BL2)的第二位线电压被升压，例如被升压至第二电源电压(VDD2)的至少两倍的电平。4.根据前述权利要求中任一项所述的存储器单元，其中，第一字线(WL1)的第一字线电压在对第一存储节点(D)的写入访问期间被至少加倍或升压至第一电源电压(VDD1)的至少两倍、优选地至少2.5倍、甚至更优选地至少3倍的电平，和/或，其中，第二字线(WL2)的第二字线电压在对反相的第一存储节点(D
’
)的写入访问期间被至少加倍或升压至第二电源电压(VDD2)的至少两倍、优选地至少2.5倍、甚至更优选地至少3倍的电平。5.根据前述权利要求中任一项所述的存储器单元，其中，第一位线(BL1)的第一位线电压在对第一存储节点(D)的写入访问期间被至少加倍或升压至第一电源电压(VDD1)的至少两倍、优选地至少2.5倍、甚至更优选地3倍的电平，和/或，其中，第二位线(BL2)的第二位线电压在对反相的第一存储节点(D
’
)的写入访问期间被至少加倍或升压至第...

【专利技术属性】
技术研发人员：巴巴克，
申请(专利权)人：艾克斯安耐杰克有限公司，
类型：发明
国别省市：