存储器电路以及控制存储器阵列的唤醒操作的方法技术

提供存储器电路以及控制存储器阵列的唤醒操作的方法。存储器电路可以包括具有多个存储器单元的存储器阵列、第一逻辑电路、第一开关电路、第一锁存器电路和第二开关电路。第一逻辑电路为多个存储器单元中的第一存储器单元生成第一位线预充电信号，响应于睡眠信号生成第一位线预充电信号。第一开关电路响应于第一位线预充电信号向第一存储器单元的一个或多个位线供电。第一锁存器电路接收睡眠信号和第一位线预充电信号并生成延迟的睡眠信号。第二逻辑电路为多个存储器单元中的第二存储器单元生成第二位线预充电信号，响应于延迟的睡眠信号元生成第二位线预充电信号。第二开关电路响应于第二位线预充电信号向第二存储器单元的一个或多个位线供电。元的一个或多个位线供电。元的一个或多个位线供电。

【技术实现步骤摘要】
存储器电路以及控制存储器阵列的唤醒操作的方法


[0001]本专利文件中描述的技术通常涉及半导体存储器系统，并且更具体地涉及存储器电路以及控制存储器阵列的唤醒操作的方法。

技术介绍

[0002]电源门通常用于关闭低电源SRAM中的外围器件和存储器阵列。当存储器退出睡眠模式(例如，关闭、深睡眠和轻睡眠)时，通常使用大电源门来提高存储器的内部电源电压。在典型设计中，为内部电源电压提供较短的唤醒时间会导致较大的浪涌电流。通常，在涌入电流(例如，唤醒峰值电流)和存储器唤醒时间之间进行设计折衷。
[0003]存储器系统的字线内部电源和位线预充电电路通常在轻睡眠模式期间关闭。存储器设计标准通常要求维持小于任务模式(R/W操作)峰值电流的唤醒峰值电流，尤其是在轻睡眠模式期间。一些已知的存储器系统在轻睡眠唤醒期间无法满足该标准，因为在存储器库中几乎同时对位线进行预充电。
[0004]顺序唤醒是一种用于减少存储器系统中唤醒峰值电流的技术。但是，在许多采用顺序唤醒技术的已知系统中，很难在所有存储器宏和PVT之间匹配位线预充电信号和睡眠信号延迟。结果，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器电路，包括：存储器阵列，包括多个存储器单元；第一逻辑电路，被配置为为所述多个存储器单元中的第一存储器单元生成第一位线预充电信号，所述第一逻辑电路被配置为响应于睡眠信号而生成所述第一位线预充电信号；第一开关电路，被配置为响应于所述第一位线预充电信号而向所述第一存储器单元的一个或多个位线供电；第一锁存器电路，接收所述睡眠信号和所述第一位线预充电信号并且生成延迟的睡眠信号；第二逻辑电路，被配置为为所述多个存储器单元中的第二存储器单元生成第二位线预充电信号，所述第二逻辑电路被配置为响应于所述延迟的睡眠信号而生成所述第二位线预充电信号；以及第二开关电路，被配置为响应于所述第二位线预充电信号向所述第二存储器单元的一个或多个位线供电。2.根据权利要求1所述的存储器电路，其中，在已经向所述第一存储器单元的所述一个或多个位线供电之后，所述第一锁存器电路使所述延迟的睡眠信号发生逻辑状态转变。3.根据权利要求1所述的存储器电路，还包括：第二锁存器电路，接收所述延迟的睡眠信号和所述第二位线预充电信号，并生成第二延迟的睡眠信号；第三逻辑电路，被配置为为所述多个存储器单元中的第三存储器单元生成第三位线预充电信号，第三逻辑电路被配置为响应于所述第二延迟的睡眠信号而生成所述第三位线预充电信号；以及第三开关电路，被配置为响应于所述第三位线预充电信号而向所述第三存储器单元的一个或多个位线供电。4.根据权利要求3所述的存储器电路，其中，在已经向所述第二存储器单元的所述一个或多个位线供电之后，所述第二锁存器电路使所述第二延迟的睡眠信号发生逻辑状态转变。5.根据权利要求3所述的存储器电路，还包括：第三锁存器电路，接收所述第二延迟的睡眠信号和所述第三位线预充电信号，并生成第三延迟的睡眠信号；第四逻辑电路，被配置为为所述多个存储器单元中的第四存储器单元生成第四位线预充电信号，所述第四逻辑电路被配置为响应于所述第三延迟的睡眠信号而生成所述第四位线预充电信号；以及第四开关电路，被配置为响应于所述第四位线预充电信号向所述第四存储器单元的一个或多个位线供电。6.根据权利要求5所述的存储器电路，其中，在已经向所述第三存储器单元的所述一个或多个位线供电之后，所述第三锁存器电路使所述第三延迟的睡眠信号发生逻辑状态转变。7.根据权利要求1所述的存储器...

【专利技术属性】
技术研发人员：桑吉夫，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：