互连中的气隙的横向分布控制制造技术

本发明专利技术涉及利用硬掩模衬层能够抵抗去除剂扩散的特性来防止在互连层叠结构的特殊区域形成气腔。发明专利技术的方法包括：在ＩＣ互连层叠结构的表面限定出专门用于气腔引入的部分，其中所限定的部分小于衬底的表面；在互连层叠结构内形成至少一条金属轨迹以及沉积至少一个互连层，所述互连层包括牺牲材料和渗透性材料；围绕所限定的部分，限定出至少一个沟槽区域并形成至少一个沟槽；沉积硬掩模层以覆盖所述沟槽；以及利用用于去除牺牲材料的去除剂，在表面的限定部分下方，形成至少一个气腔，其中该渗透性材料不受去除剂的影响。

【技术实现步骤摘要】

本专利技术涉及集成电路的制造，特别涉及一种用于控制金属互连中的气腔的横向分布的方法。
技术介绍
诸如IC(集成电路)的半导体器件具有集成制造在单个半导体材料本体上的电子电路元件，例如晶体管、二极管以及电阻。半导体材料和工艺技术的进步使得IC电路元件的整体尺寸降低，同时单个本体上的元件数量增加。对于IC性能的改进和成本降低来说，非常期望IC电路元件进一步小型化。通常，超大规模集成(VLSI)半导体芯片或特大规模集成(ULSI)半导体芯片中的器件互连会受到包含金属布线图层的多层互连结构的影响。给定层内的布线结构被层内(intralevel)的电介质分开，其中层内电介质构成了电子电路元件之间的水平连接，同时，各个独立的布线层被层间(interlevel)介电层彼此分开。导电通孔形成于层间电介质中，以便在布线轨迹之间提供层间连接并形成电子电路元件之间的垂直连接，从而实现分层连接。由于这些互连结构的材料和布图对信号传播延迟和性能(例如，时间延迟、串扰)的影响，因此它们会充分影响芯片的速度，进而影响IC性能。信号传播延迟是由RC时间常数(‘R’是芯片内布线的电阻，‘C’是多层互连层叠结构(interconnection stack)中的信号线和周围导体之间的有效电容)造成的。通过降低布线材料的阻抗以及通过采用具有较低介电常数k的层间电介质和层内电介质(ILD)，可以降低RC时间常数。特别地，为了进一步降低IC上的器件尺寸，有必要采用具有较低电阻率的导电材料以及采用具有较低介电常数(小于4.0的介电常数k)的绝缘体，以降低相邻金属线之间的电容耦合。对于RC较低的互连结构来说，典型的金属/电介质组合是具有诸如二氧化硅(SiO2，介电常数约为4.0)的电介质的铜(Cu)。已开发了用于制造具有含铜材料的互连的方法，其中含铜的互连结构通常采用“大马士革”工艺来制造。在典型的大马士革工艺中，插入介电层中的金属图形通过以下步骤来形成，即在层间电介质或层内电介质中蚀刻孔(用作通孔)或沟槽(用于布线)；可选地，可以通过一个或多个粘附势垒层或扩散势垒层来形成孔或沟槽的衬层；采用金属布线材料(例如，铜)来填充孔或沟槽，以及通过平面化工艺(例如，化学机械抛光(CMP))来去除过填充的金属，使得金属与电介质的上表面平齐。通常重复进行上述工艺步骤，直到制造了期望数量的布线和通孔层为止。可以通过公知为“双大马士革”的工艺变型来基本上简化采用“大马士革”工艺的互连结构的制造，其中，在相同的沉积步骤中，将用于布线层和其下面通孔层的已构图的腔内填充金属。双大马士革工艺将金属抛光步骤的数量减少了两倍，节省了基本成本。双大马士革简化包括形成沟槽和下面的通孔。另外，除了采用铜之外，非常需要采用低k介电材料，因为其降低了互连之间的电容，并提高了IC的开关速度。当采用大马士革或双大马士革技术来形成垂直互连和水平互连时，沉积一种或多种低k介电材料并蚀刻图形以形成垂直互连(例如，通孔)和水平互连(例如，连线)。在后端(BEOL)工艺中，重要的改变包括以超低k值的电介质代替了低k值的电介质，例如气隙，因为气隙具有比任何材料都低的k值(k值约为1.0)。因而，为了满足将来与时间延迟、串扰以及功率耗散有关的互连集成的要求，并克服封装缺陷，已经广泛采用气隙作为超低k的内部金属电介质。因此，可以在互连层叠结构中限定出必须引入气隙的具体区域。如图1所示，形成于硅衬底12上的互连层叠结构10可以包括必须引入气腔的高性能区域14和不需要引入气腔的用于封装的区域16a和16b。通常，如图2A-2D所示，集成方案采用沉积在金属线层20上的牺牲材料(例如，诸如SiO2的无掺杂硅酸盐玻璃或USG)18，多孔渗水材料22(例如，来自陶氏化学公司(Dow Chemical)的介电树脂膜SiLKTM聚合物)以及去除牺牲层的技术，例如，采用从SiLKTM扩散到USG材料(SiLKTM由于是永久可渗透材料，因而可以保持不被工艺所改变)的稀薄气态或湿式液态HF(氟化氢)腐蚀剂24。去除牺牲材料18则会形成气腔32。此外，除了引入多孔渗水的绝缘材料22(例如，SiLKTM)和致密(dense)的电介质18(例如，USG)来作为提供机械稳定性并生成介于铜金属线中间的气腔(气隙)的材料的示例，建议在层叠结构10的顶部形成硬掩模26，以精确地限定出必须引入气隙的层叠结构的区域14。但是，在SiLKTM的体积中(如箭头28所示)或在SiLKTM/USG的交界面处，当HF 24在多孔渗水材料22中在层叠结构的横向尺寸上呈现快速扩散时(图2B)，采用这种较长时间HF浸泡的传统方法将更加难于控制层叠结构10内的气腔32的横向分布。因而，在图2C-2D中示出了严重的后果所述气腔横向延伸而超出了被限定的区域14(图2C)，并且甚至会取代全部牺牲层18(图2D)。因此，需要开发一种新的改进的方法，其中，可以针对上述问题在互连中形成气隙。
技术实现思路
因此，本专利技术的目的在于提供一种解决上述问题的方案。简而言之，本专利技术的一个目的在于提供一种制造集成电路的方法，其包括生成具有至少一个互连层的集成电路互连层叠结构，互连层包括牺牲材料和允许去除剂(removal agent)扩散的渗透性材料；在互连层叠结构的表面限定出专门用于气腔引入的部分，所述限定部分小于衬底的表面；围绕限定部分限定出至少一个沟槽区域，并且在沟槽区域中，在互连层叠结构内形成至少一个沟槽；沉积硬掩模层以覆盖沟槽；以及利用用于去除牺牲材料的去除剂，在衬底表面的限定部分下方，形成至少一个气腔，其中渗透性材料不受去除剂的影响。因此，利用本方法，在所述互连层叠结构内精确定位气腔的同时，在横向上控制了去除技术和扩散(例如，HF)。因此，可以防止HF穿过聚合物材料扩散到不需要气腔的区域，从而同时达到了封装和信号传播性能的要求。该方法可以用于采用混合层叠结构(例如，具有SiLKTM和UGC的混合层叠结构)建立的互连层叠结构10和由单一的致密材料(例如，USG)形成的互连层叠结构。特别地，在从属权利要求中进一步描述了所述方法的其他特征。本专利技术的实施方案中还可以包括以下特征中的一个或多个特征。一方面，所述方法还包括由下列步骤替换所述限定部分限定出至少一个沟槽区域的步骤和沉积硬掩模层以覆盖沟槽的步骤在互连层叠结构表面上方形成附加的可渗透层，随后沉积用于光刻过程的硬掩模层和抗蚀刻层；利用适合暴露出未引入气腔的至少一个区域的掩模，蚀刻可渗透层和硬掩模层；以及执行第二光刻步骤，以在集成电路互连层叠结构的衬底表面上限定出用于引入气腔的部分。另一方面，所述方法还包括通过沉积第二硬掩模层而使沟槽变厚。所述方法还包括在形成气腔的步骤之前，在互连层叠结构内形成附加的导电线和通孔。另一方面，所述方法还包括控制去除剂穿过牺牲材料在互连层叠结构内的横向扩散。所述形成至少一个沟槽的步骤可被执行为使沟槽的深度未延伸到互连层叠结构的底部表面。此外，所述方法还包括在限定部分下方形成至少一个气腔的步骤之后，形成上部金属层。另外，形成所述上部金属层的步骤包括利用化学汽相淀积工艺或旋压沉积工艺，沉积上部介电层。另一个特征在于，所述方法还包括集成允许去除剂扩散的可渗透层，以作为上部金属层中的绝缘层。在形成本文档来自技高网...

【技术保护点】
一种制造集成电路的方法，包括：－生成具有至少一个互连层的集成电路互连层叠结构（１０），所述互连层包括牺牲材料（１８）和允许去除剂扩散的渗透性材料（２２）；－在所述互连层叠结构的表面（１５）限定出专门用于气腔引入的部分（１４） ，所述限定部分（１４）小于所述表面；－围绕所述衬底表面的限定部分，限定出至少一个沟槽区域，并且在所述沟槽区域中，在所述互连层叠结构内形成至少一个沟槽（３４）；－沉积硬掩模层（２６）以覆盖所述沟槽；以及－利用用于去除所 述牺牲材料的去除剂（２４），在所述衬底表面的限定部分下方，形成至少一个气腔（３２），其中所述渗透性材料不受所述去除剂的影响。

【技术特征摘要】
EP 2005-7-8 05291485.01.一种制造集成电路的方法，包括-生成具有至少一个互连层的集成电路互连层叠结构(10)，所述互连层包括牺牲材料(18)和允许去除剂扩散的渗透性材料(22)；-在所述互连层叠结构的表面(15)限定出专门用于气腔引入的部分(14)，所述限定部分(14)小于所述表面；-围绕所述衬底表面的限定部分，限定出至少一个沟槽区域，并且在所述沟槽区域中，在所述互连层叠结构内形成至少一个沟槽(34)；-沉积硬掩模层(26)以覆盖所述沟槽；以及-利用用于去除所述牺牲材料的去除剂(24)，在所述衬底表面的限定部分下方，形成至少一个气腔(32)，其中所述渗透性材料不受所述去除剂的影响。2.如权利要求1所述的方法，其中，围绕所述限定部分限定出至少一个沟槽区域的步骤，和沉积所述硬掩模层以覆盖所述沟槽的步骤由以下步骤代替-在所述互连层叠结构表面上方形成附加的可渗透层，随后沉积用于光刻过程的硬掩模层(26)和抗蚀刻层；-利用适合暴露出未引入气腔的至少一个区域(16a、16b)的掩模，蚀刻所述可渗透层和所述硬掩模层；以及-执行第二光刻步骤，以在集成电路互连层叠结构的衬底表面上限定出用于引入气腔的部分。3.如权利要求1所述的方法，进一步包括通过沉积第二硬掩模层而使所述沟槽变厚。4.如权利要求2所述的方法，其中所述沉积硬掩模层的步骤采用化学汽相淀积技术实现。5.如前述权利要求中的任意一项所述的方法，进一步包括在形成所述气腔的步骤之前，在所述互连层叠结构内形成多个导电线和通孔(31)。6.如前述权利要求中的任意一项所述的方法，进一步包括控制所述去除剂穿过所述牺牲材料在所述互连层叠结构内的横向扩散。7.如前述权利要求中的任意一项所述的方法，其中所述形成至少一个沟槽的步骤被执行为使所述沟槽的深度未延伸到所述互连层叠结构的底部表面(34b)。8.如前述权利要求中的任意一项所...

【专利技术属性】
技术研发人员：华金托雷斯，洛朗乔治戈塞，
申请(专利权)人：意法半导体简易股份有限公司克罗尔斯二区，皇家飞利浦电子股份有限公司，
类型：发明
国别省市：FR[法国]