制造应变半导体层的方法、制造半导体器件的方法和适用于这种方法的半导体衬底技术

本发明专利技术涉及一种制造半导体应变层的方法和制造半导体器件（１０）的方法，其中提供硅半导体本体（１１），在其表面有具有硅和锗混合晶格和使晶格基本松弛的厚度的第一半导体层（１），在第一半导体层（１）顶部上提供包括应变硅的第二半导体层（２），在该第二半导体层（２）中形成半导体器件（１０）的一部分，且其中进行一种措施以便在需要形成半导体器件（１０）的后续工艺期间防止应变硅层（２）的有效厚度减小，所述措施包括使用具有硅和锗混合晶格的第三层（３）。根据本发明专利技术，第三层（３）薄且设置在第二层（２）中靠近第一和第二半导体层（１、２）之间的界面。这样在随后形成ＭＯＳＦＥＴ之后，应变硅层（２）的最终厚度可以增大，得到具有更好高频特性的ＭＯＳＦＥＴ。本发明专利技术还包括通过根据本发明专利技术的方法获得的器件和适用于这种方法的半导体衬底结构。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种制造应变半导体层的方法，该应变半导体层具有用于应力松弛的临界层厚。本专利技术还涉及一种制造半导体器件的方法，其中提供硅半导体本体，在其表面有具有硅和锗混合晶格和使晶格基本松弛的厚度的第一半导体层，在第一半导体层顶部上提供包括应变硅的第二半导体层，在该层中形成半导体器件的一部分，且其中采取一种措施，以便在需要形成半导体器件的随后工艺期间防止应变硅层有效厚度的减小，所述措施包括使用具有硅和锗混合晶格的第三层。本专利技术还涉及通过这种方法获得的半导体器件和适用于这种方法的半导体衬底。这种方法非常适合于制造利用第二半导体层中应变的器件。由于应变硅中电子和空穴的迁移率显著高于非应变硅中的，所述方法非常适合于制造具有提高的高频性能的MOSFET(＝金属氧化物半导体场效应晶体管)器件。
技术介绍
开始段中所述的方法从2003年1月16日公开的US专利申请US2003/0013323A1得知。其中描述了这种方法，其中使用应变松弛的SiGe层顶部上的应变硅层制造MOSFET。在应变硅层的顶部上，淀积SiGe盖层并在该SiGe盖层上淀积第二应变的含Si层。借此，由于在将形成MOSFET栅极的位置处牺牲了SiGe盖层和第二应变硅层，因此限制了第一应变硅层的损耗。这种方法的缺点在于，由于局部去除SiGe盖层(和第二应变硅层)需要几个工艺步骤，因此这种方法更加复杂。因此本专利技术的目的在于避免上述缺陷并提供一种方法，通过该方法以不使所述层的工艺变复杂的方式获得应变硅层的大的有效厚度。
技术实现思路
为实现此目的，开始段中所述这种类型的方法特征在于，通过包括在应变层内部具有德耳塔轮廓的薄层来增加用于应力松弛的临界层厚。临界层厚是在该处发生应力松弛的厚度。在临界层厚之上，形成应力松弛和缺陷。应力松弛可以发生在表面或界面处，例如，薄层和应变层之间。薄层具有德耳塔轮廓，其意味着薄层的厚度仅为几个原子层。德耳塔轮廓使来自应变层的应力松弛处于临界水平以下。位错倾向于移动到界面，在该处位错消失，且为此减小了应力。结果，在达到用于应力松弛的临界水平之前，可以生长较厚的应变层，例如，通过外延生长。在应力松弛发生之前，厚度的细调和德耳塔轮廓薄层的材料使应变控制更好，应力降低且因此获得更大的应变层厚度。薄层和应变层的不同材料是应力的原因，根据每个材料的原子尺寸，其可以是拉伸的或压缩的。为了建立应力，薄层材料的原子可以大于应变层材料的原子。例如，Ge是比Si更大的原子。SiGe的化合物具有比Si更大的晶格距离，这意味着Si应变层处于拉伸应力之下。作为拉伸应力的结果，Si层被应变。薄层的原子还可以小于应变层材料的原子。例如，Si或SiGe化合物具有比Ge小的晶格距离。因此，例如Si或SiGe层上的应变Ge层受到压缩应力。事实上，只要不同材料之间的失配相对小且未超过应力松弛的临界值，生长在另一材料薄层上的任何半导体材料就受到应力且结果该半导体层被应变。本专利技术还包括制造开始段中所述的半导体器件的方法。根据本专利技术，避免厚度减小的方法包括，第三层是薄的且设置在第二层中靠近第一和第二半导体层之间的界面。本专利技术首先基于以下认识，第三SiGe层减小了应变硅层中的应变，且因此更厚的应变硅层是可能的。此外，本专利技术基于以下认识，将包含SiGe的第三层设置得靠近应变硅层和第一SiGe层之间的界面不仅有效地增加了应变硅层的可能厚度，而且由于所述包含SiGe层的存在根本没有或几乎没有减小所述厚度。这是由随后的处理期间应变松弛的第一(SiGe)层向外扩散到应变硅层中引起的。这种外扩散容易为大约几nm，比如说1和5nm之间。如果第三SiGe层以距离第一和第二半导体层之间界面为在该范围内的距离被设置，则其基本上被来自第一半导体层的所述Ge外扩散所消耗。通过这种方式，在随后的来自具有高(较高)Ge含量的下面SiGe层的Ge外扩散期间，可以在几乎没有任何消耗的情况下得到增大厚度的应变硅层。通过该方式，其中可以设置将形成的MOSFET的沟道的有效厚度增大了，由于载流子可以停留在距所述界面更大的距离，且由此它们的迁移率被所述界面附近的缺陷削弱得较小，因此导致了MOSFET的提高的高频性能。在优选实施例中，第三层设置在距界面等于或小于在随后处理期间锗从第一半导体层外扩散到第二半导体层中的范围的距离内。通过该方式，根据本专利技术方法的效果对于包括所述界面附近不同的Ge外扩散轮廓的各种后续处理条件来说是最佳的。优选地，第三层为SiGe长钉(spike)的形式，其具有1至5nm的厚度且设置在距第一和第二层之间的界面2至10nm的距离内，优选为2至5nm之间。其他方案可以适合于获得相同结果，比如所述界面附近的Ge浓度故意分级，例如从第一SiGe层的25至35％的浓度到距该SiGe层例如4nm的距离处的例如10原子％的Ge浓度。根据本专利技术的效果在界面附近区域的有效Ge浓度低于第一半导体层中的Ge浓度的情况下是最大的。第三层中的Ge浓度还可以具有最大浓度高于第一半导体层中的浓度的德耳塔状轮廓。由于将第三层与第一层分开的硅层中的Ge浓度为零，因此第一和第二层之间的界面附近的有效Ge浓度可以仍充分小于第一层的Ge含量。第一层的合适Ge含量为25至35原子％之间。对于这种浓度，第二(应变硅)层中的电子和空穴迁移率都可以达到它们的最大值。在又一实施例中，在第一层之前提供第四半导体层，该第四半导体层具有硅和锗的混合晶格，其中锗含量从0原子％逐渐增加到第一半导体层的锗含量。通过该方式，包含高浓度Ge的第一层中的缺陷密度可以降低。如果后续工艺包括加热步骤和/或离子注入，则实现了根据本专利技术方法的全部优点。所述步骤形成用于制造MOS晶体管的当今IC技术的一部分。半导体器件优选形成具有源区、漏区、沟道区和栅区的场效应晶体管，其中沟道区形成在第二半导体层中。本专利技术还包括通过根据本专利技术的方法获得的半导体器件和适合用于这种方法的半导体衬底。根据本专利技术，这种衬底提供有层结构，其包括具有硅和锗的混合晶格和使晶格基本松弛的厚度的第一半导体层，以及第一半导体层顶部上提供包括应变硅的第二半导体层和具有硅和锗混合晶格的第三层，该第三层薄且设置在第二层内靠近第一和第二半导体层之间的界面。优选地，薄层具有德耳塔轮廓。通过该方式，根据本专利技术的方法可以以两个不同的步骤进行。第一步骤通过制造半导体衬底来进行，第二步骤以IC工厂为前提来进行。附图说明本专利技术的这些和其他方面将从参考下文所述的实施例并结合附图而明显并被阐明，其中图1是通过根据本专利技术的方法获得的半导体器件的截面图；图2至4是通过根据本专利技术的方法在器件制造中的各个阶段时图1的半导体器件的截面图；图5示出了作为(a)现有技术的衬底结构和(b)根据本专利技术的衬底结构的厚度(d)的函数的Ge浓度([Ge])，以及图6示出了作为(a)已完成的现有技术器件和(b)通过根据本专利技术方法完成的器件的厚度(d)的函数的Ge浓度([Ge])。具体实施例方式这些图是概略的且不是按比例绘出的，为了更清楚，特别放大了厚度方向上的尺寸。在各图中相应部分通常给出相同的参考数字和相同的剖面线。图1是通过根据本专利技术的方法获得的半导体器件的截面图。器件10在此情况中为NMOST，包括由p型硅构成的半导体本体11，在此通过本文档来自技高网...

【技术保护点】
一种制造应变半导体层的方法，该应变半导体层具有用于应力松弛的临界层厚，其特征在于用于应力松弛的临界层厚通过包括该应变层内的具有德耳塔轮廓的薄层而增大。

【技术特征摘要】
【国外来华专利技术】EP 2004-6-16 04102752.51.一种制造应变半导体层的方法，该应变半导体层具有用于应力松弛的临界层厚，其特征在于用于应力松弛的临界层厚通过包括该应变层内的具有德耳塔轮廓的薄层而增大。2.如权利要求1的方法，其特征在于薄层包括具有原子尺寸比应变层材料的原子尺寸大的原子的材料。3.如权利要求1的方法，其特征在于薄层包括具有原子尺寸比应变层材料的原子尺寸小的原子的材料。4.一种制造半导体器件(10)的方法，其中提供硅半导体本体(11)，在其表面有具有硅和锗混合晶格和使晶格基本松弛的厚度的第一半导体层(1)，在第一半导体层(1)顶部上提供包括应变硅的第二半导体层(2)，在该第二半导体层(2)中形成半导体器件(10)的一部分，且其中采用一种措施以便在需要形成半导体器件(10)的随后工艺期间防止应变硅层(2)的有效厚度减小，所述措施包括使用具有硅和锗混合晶格的第三层(3)，其特征在于第三层(3)薄且设置在第二层(2)中靠近第一和第二半导体层(1、2)之间的界面。5.根据权利要求4的方法，其特征在于第三层(3)设置在距界面一定距离内，该距离等于或小于在后续工艺期间锗从第一半导体层(1)外扩散到第二半导体层(2)中的范围。6.根据权利要求4或5的方法，其特征在于第三层(3)具有1至5nm的厚度且设置在距第一和第二层(1、2)之间的界面2至10nm的距离处。7.根据...

【专利技术属性】
技术研发人员：P默尼耶贝拉尔，C拉维特，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]