横向双扩散金属氧化物半导体场效应晶体管及其制造方法技术

本发明专利技术公开了一种用于在衬底上使用兼容于所述ＣＭＯＳ工艺流程的工艺流程而单片地制造具有源极、漏极和栅极的横向双扩散ＭＯＳＦＥＴ（ＬＤＭＯＳ）晶体管的方法和系统。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件。
技术介绍
诸如DC到DC转换器的电压调节器用于为电子系统提供稳定的电压源。对于诸如膝上笔记本和蜂窝电话的低功率装置中的电池管理而言，特别需要高效的DC到DC转换器。已知的转换电压调节器(或简称“转换调节器”)为一类有效的DC到DC转换器。转换调节器通过将输入的DC电压转换为高频电压，并对该高频输入电压进行滤波以产生输出DC电压。特别地，转换调节器包括用于将诸如电池的输入DC电压源可选择地耦合和去耦到诸如集成电路的负载的开关。通常包括感应器和电容的输出滤波器耦合在输入电压源和负载之间以对开关的输出进行滤波并因此提供输出DC电压。诸如脉宽调节器或脉频调节器的控制器控制该开关以保持基本上恒定的输出DC电压。LDMOS晶体管由于其在导通电阻(Rdson)和漏—源击穿电压(BVd_s)之间均衡的性能而普遍地用于转换调节器。具有优化的器件性能特性的传统LDMOS晶体管通常通过诸如双极-CMOS(BiCMOS)工艺或双极-CMOS-DMOS(BCD)工艺的复杂工艺制造，该复杂工艺包括一个或多个不能兼容于通常由专业生产大量的数字CMOS器件(例如，0.5微米DRAM生产技术)的工厂使用的亚微米CMOS工艺的工艺步骤，以下将对其进行更详细地描述。结果，传统LDMOS晶体管因此通常不能由这种工厂制造。以下描述由专业生成大量的数字CMOS器件的工厂使用的典型亚微米CMOS工艺，其在此被称为亚微米CMOS工艺。亚微米CMOS工艺通常用于制造亚微米CMOS晶体管，即，具有沟道长度小于1微米的PMOS晶体管和/或NMOS晶体管。图1示出了在p-型衬底104上通过亚微米CMOS工艺制造的PMOS晶体管100和NMOS晶体管102。PMOS晶体管100在CMOS n-阱106中完成。PMOS晶体管100包括分别具有p掺杂的P+区域112和114的源极区域108和漏极区域110。PMOS晶体管100还包括由栅极氧化物118和多晶硅层120形成的栅极116。NMOS晶体管102在CMOS p-阱122中完成。NMOS晶体管102包括分别具有n掺杂的n+区域128和130的源极区域124和漏极区域126。NMOS晶体管102还包括由栅极氧化物134和多晶硅层136形成的栅极132。图2示出了可用于制造大量亚微米CMOS晶体管(诸如图1中所示的CMOS晶体管)的亚微米CMOS工艺200。工艺200以形成衬底开始(步骤202)。衬底可为p-型衬底或n-型衬底。参照图1，CMOS晶体管在p-型衬底104上制造。将用于PMOS晶体管的CMOS n-阱106和用于NMOS晶体管的CMOS p-阱122注入到衬底中(步骤204)。形成各CMOS晶体管的栅极氧化物118和134，并且进行CMOS沟道调节注入以控制各CMOS晶体管的阈值电压。在栅极氧化物118和134上分别沉积多晶硅层120和136(步骤208)。注入PMOS晶体管的p+区域和NMOS晶体管的n+区域(步骤210)。p+区域112和114以及n+区域128和130均高度掺杂，并提供低电阻系数的欧姆接触。在亚微米CMOS工艺中，n+区域的形成通常通过单独的掩模和光刻步骤在以下三步工艺中完成1)注入轻度掺杂n-型杂质区域，2)形成氧化物隔离物，以及3)注入重度掺杂的n+杂质区域。p+区域的形成以相似的方式进行。n+区域和p+区域的形成允许晶体管具有改进的热载流子性能。专业生成大量数字CMOS器件的工厂通常具有与该工厂的亚微米CMOS工艺相关的固定参数。这些固定参数通常为数字亚微米CMOS晶体管的批量生产而优化。例如，在工艺步骤206中，CMOS沟道调节注入通常具有一般固定的相关热预算，并具有为亚微米CMOS晶体管批量生产而优化的参数。如上所述，传统LDMOS晶体管通常通过诸如BiCMOS工艺或BCD工艺的复杂工艺而获得优化的器件性能，该复杂工艺包括一个或多个不能兼容于为数字亚微米CMOS晶体管的批量生产而优化的亚微米CMOS工艺。图3A示出了在p-型衬底302上通过BiCMOS工艺制造的传统LDMOS晶体管300。LDMOS晶体管300包括具有n掺杂的n+区域306、p掺杂的p+区域308以及p掺杂的p-主体扩散(p-主体)310的源极区域304。LDMOS晶体管300还包括具有n掺杂的n+区域314和n-型阱(HV n-阱)316的漏极区域312，以及包括栅极氧化物320和多晶硅层322的栅极318。在BiCMOS工艺中，栅极氧化物320，以及在该BiCMOS工艺中制造的任何CMOS晶体管的栅极氧化物在n+区域306和p-主体310的注入之前形成。所以，BiCMOS工艺允许在n+区域306和p-主体310的注入期间将栅极318作为掩模，也即，n+区域306和p-主体310相对于栅极318自对准。n+区域306和p-主体310的自对准横向双扩散形成LDMOS晶体管300的沟道。由于与自对准双扩散相关的后续推进(drive-in)步骤(或热预算)破坏了与亚微米CMOS工艺步骤(例如工艺步骤206)相关的固定热预算，并且需要重新设计分配给亚微米CMOS工艺步骤的热预算，所以这类自对准双扩散不容易集成到亚微米CMOS工艺中。也就是说，自对准双扩散通常包括具有会造成亚微米CMOS晶体管的特性(例如，阈值电压)偏移的长周期且高温度的推进步骤。LDMOS晶体管300的区域(a)中的横向掺杂轮廓控制了在导通电阻(Rdson)和漏—源击穿电压(BVd_s)之间的均衡。在区域(b)中的垂直掺杂轮廓决定了LDMOS晶体管的漏—衬底击穿电压BVd_sub，并且区域(c)中的夹止(pinch-off)掺杂轮廓决定了LDMOS晶体管的源—衬底的穿透击穿电压BVs_sub。LDMOS晶体管的源—衬底的穿透击穿电压BVs_sub对于具有浮置操作需求的LCDMOS晶体管来说是重要的参数，例如，在同步降压电路配置中作为高端控制开关的LDMOS晶体管。图3B示出了在p-型衬底332上通过BCD工艺制造的传统LDMOS晶体管330。LDMOS 330包括具有n掺杂的n+区域336、p掺杂的p+区域338以及p掺杂的p—主体340的源极区域334。LDMOS晶体管330还包括具有n掺杂的n+区域344和n-型层(HV n-Epi)346的漏极区域342，以及包括栅极氧化物350和多晶硅层352的栅极348。与BiCMOS工艺相似，在BCD工艺中，栅极氧化物350，以及在该BCD工艺中制造的任何CMOS晶体管的栅极氧化物在n+区域336和p-主体340的注入之前形成。在BCD工艺中，在p-型衬底332上可生长n+埋层354以提高LDMOS晶体管的源—衬底的穿透击穿电压特性。由于LDMOS晶体管的横向掺杂轮廓可不对垂直掺杂轮廓进行限制而得到优化，所以这种方法提供了LDMOS晶体管的导通电阻Rdson和漏—源击穿电压BVd_s之间改进的均衡。然而，该BCD工艺包括HV n-Epi层346的生长，并且该步骤通常不能兼容于亚微米CMOS工艺。在BCD工艺中使用的另一方法是利用在如图3C所示的LDMOS晶体管364的漏极区域362中注入的n-层360。N-层360、n+区域366以及p-主体3本文档来自技高网...

【技术保护点】
一种在衬底上制造具有源极区域、漏极区域和栅极区域的晶体管的方法，包括：在所述衬底的表面注入高电压ｎ－掺杂的ｎ－阱；在所述晶体管的源极区域和漏极区域之间形成栅极氧化物；使用导电材料覆盖所述栅极氧化物；在所述晶体管的所述源极区域注入ｐ－掺杂的ｐ－主体；仅在所述晶体管的所述源极区域注入ｎ－掺杂的轻度掺杂源极；在所述晶体管的所述源极区域注入第一ｎ－掺杂的ｎ↑［＋］区域，该第一ｎ－掺杂的ｎ↑［＋］区域与部分所述ｎ－掺杂的轻度掺杂源极重叠；在所述晶体管的所述漏极区域注入第二ｎ－掺杂的ｎ↑［＋］区域；以及在所述晶体管的所述源极区域注入ｐ－掺杂的ｐ↑［＋］区域。

【技术特征摘要】
US 2006-3-2 60/778,7321.一种在衬底上制造具有源极区域、漏极区域和栅极区域的晶体管的方法，包括在所述衬底的表面注入高电压n-掺杂的n-阱；在所述晶体管的源极区域和漏极区域之间形成栅极氧化物；使用导电材料覆盖所述栅极氧化物；在所述晶体管的所述源极区域注入p-掺杂的p-主体；仅在所述晶体管的所述源极区域注入n-掺杂的轻度掺杂源极；在所述晶体管的所述源极区域注入第一n-掺杂的n+区域，该第一n-掺杂的n+区域与部分所述n-掺杂的轻度掺杂源极重叠；在所述晶体管的所述漏极区域注入第二n-掺杂的n+区域；以及在所述晶体管的所述源极区域注入p-掺杂的p+区域。2.根据权利要求1所述的方法，其特征在于，所述n-掺杂的轻度掺杂源极在所述栅极氧化物之下延伸。3.根据权利要求2所述的方法，其特征在于，所述n-掺杂的轻度掺杂源极相比于所述第一n-掺杂的n+区域在所述栅极氧化物之下更进一步地横向地延伸。4.根据权利要求1所述的方法，其特征在于，还包括在注入所述n-掺杂的轻度掺杂源极之后并且在所述第一n-掺杂n+区域和所述第二n-掺杂n+区域之前，在所述栅极氧化物的各侧上形成氧化物隔离物。5.根据权利要求4所述的方法，其特征在于，所述氧化物隔离物在形成所述第一n-掺杂n+区域和所述第二n-掺杂n+区域之前形成。6.根据权利要求4所述的方法，其特征在于，所述n-掺杂的轻度掺杂源极在所述栅极氧化物的形成之后形成。7.根据权利要求1所述的方法，其特征在于，所述第一n-掺杂的n+区域和所述第二n-掺杂的n+区域使用相同的掩模注入。8.根据权利要求1所述的方法，其特征在于，在所述源极区域中，所述n-掺杂的轻度掺杂源极的表面面积、所述第一n-掺杂n+区域的表面面积和所述p-掺杂的p+区域的表面面积位于所述p-掺杂的p-主体的表面面积之内。9.根据权利要求1所述的方法，其特征在于，所述p-掺杂的p-主体在形成所述栅极氧化物之后注入。10.根据权利要求1所述的方法，其特征在于，所述注入p-掺杂的p-主体包括第一注入以限制所述p-掺杂的p-主体的垂直深度；与所述第一注入分开的第二注入以控制所述晶体管的横向沟道长度。11.根据权利要求10所述的方法，其特征在于，所述第一注入为高能注入。12.根据权利要求10所述的方法，其特征在于，所述第一注入为大角度倾斜注入。13.根据权利要求10所述的方法，其特征在于，所述第一注入相比于所述第二注入更深。14.根据权利要求10所述的方法，其特征在于，所述第一注入以限制所述p-掺杂p-主体的垂直深度以及与所述第一注入分开的所述第二注入以控制所述晶体管的横向沟道长度均发生在所述栅极氧化物的形成之后。15.根据权利要求1所述的方法，其特征在于，所述p-掺杂p-主体自对准于所述晶体管的所述栅极。16.根据权利要求1所述的方法，其特征在于，所述衬底为n-型衬底。17.根据权利要求1所述的方法，其特征在于，形成所述栅极氧化物包括形成具有第一栅极区域和第二栅极区域的双栅极。18.根据权利要求17所述的方法，其特征在于，所述第一栅极区域为接收信号以激活所述晶体管的控制栅极，并且所述第二栅极区域为浮置栅极。19.根据权利要求17所述的方法，其特征在于，所述第一栅极区域包括第一导电层和第一氧化物层，并且所述第二栅极区域包括第二导电层和第二氧化物层。20.根据权利要求19所述的方法，其特征在于，所述第二氧化物层在厚度上大于所述第一氧化物层。21.根据权利要求1所述的方法，其特征在于，在所述晶体管的所述源极区域中注入n-掺杂的轻度掺杂源极包括将所述n-掺杂的轻度掺杂源极的表面面积与所述p-掺杂的p+区域的表面面积邻接。22.根据权利要求19所述的方法，其特征在于，所述第一栅极区域与所述第二栅极区域邻接。23.根据权利要求17所述的方法，其特征在于，所述n-掺杂的轻度掺杂源极自对准于所述第一栅极区域并且未横向扩散到沿所述晶体管的表面可测量的所述第二栅极区域中。24.根据权利要求1所述的方法，其特征在于，所述n-掺杂的轻度掺杂源极与所述第一n-掺杂n+区域使用单独的掩模分别注入。25.根据权利要求1所述的方法，其特征在于，形成所述漏极区域而不具有轻度掺杂源极，并且所述第二n-掺杂n+区域自对准于所述晶体管的所述栅极。26.根据权利要求1所述的方法，其特征在于，还包括在所述晶体管的所述漏极区域中注入n-掺杂的浅漏极。27.根据权利要求26所述的方法，其特征在于，在所述漏极区域中，所述第二n-掺杂n+区域的表面面积完全位于所述n-掺杂的浅漏极的表面面积之内。28.根据权利要求26所述的方法，其特征在于，所...

【专利技术属性】
技术研发人员：游步东，马可A苏尼加，
申请(专利权)人：沃特拉半导体公司，
类型：发明
国别省市：US[美国]