半导体集成电路及其制造方法、使用该电路的半导体装置制造方法及图纸

在半导体衬底中形成通孔的工序或对半导体衬底从背面进行抛光的工序需要非常长的时间，这成为产率降低的原因。另外，由于层叠有半导体衬底，所以被层叠而形成的半导体集成电路变厚，机械柔软性低。本发明专利技术的技术要点如下：在多个衬底上形成剥离层，并在剥离层上形成半导体元件及用来形成贯穿布线的开口部。然后，从衬底剥离具有半导体元件的层并层叠它们，并通过在开口部中形成具有导电性的层形成贯穿布线，以制造半导体集成电路。

【技术实现步骤摘要】

本专利技术涉及通过层叠半导体元件而形成的半导体集成电路。
技术介绍
正在对通过层叠形成有集成电路的半导体衬底谋求半导体集成电路的高集成化的技术进行研究开发。通过顺序层叠形成有集成电路的半导体衬底，制造这种通过层叠半导体而形成的半导体集成电路。在通过层叠半导体而形成的半导体集成电路中，在每个半导体衬底上形成集成电路并使所述半导体衬底薄片化等来层叠它们。(例如，参照专利文件1和2)。专利文件1日本专利申请公开平6-61418号公报专利文件2日本专利申请公开2001-189419号公报但是，在以往的通过层叠半导体而形成的半导体集成电路的制造方法中，在进行蚀刻等来在半导体衬底的一部分中形成开口部之后，通过对半导体衬底从背面进行抛光形成贯穿孔(也称为通孔)。然后，在该贯穿孔中通过蒸发沉积法或镀敷法形成布线，以连接形成在各半导体衬底上的集成电路。像这样在半导体衬底中形成通孔的工序或对半导体衬底从背面进行抛光的工序需要非常长的时间，这成为产率降低的原因。另外，在半导体衬底中形成通孔的工序或从背面进行抛光的工序中，产生灰尘，这导致集成电路的缺陷。另外，由于层叠有半导体衬底，所以通过层叠半导体而形本文档来自技高网...

【技术保护点】
一种半导体集成电路的制造方法，包括如下步骤：在第一衬底上形成具有第一半导体元件的第一元件形成层，该第一半导体元件包括第一半导体层和夹住所述第一半导体层的第一绝缘层；在第二衬底上形成剥离层；在所述剥离层上形成包括开口部和第二半导体元件的第二元件形成层，该第二半导体元件包括第二半导体层和夹住所述第二半导体层的第二绝缘层；从所述第二衬底分离所述第二元件形成层；在所述第一元件形成层上配置所述第二元件形成层；以及在所述开口部中形成布线，并电连接所述第一元件形成层和所述第二元件形成层。

【技术特征摘要】
JP 2006-4-28 2006-1263291.一种半导体集成电路的制造方法，包括如下步骤在第一衬底上形成具有第一半导体元件的第一元件形成层，该第一半导体元件包括第一半导体层和夹住所述第一半导体层的第一绝缘层；在第二衬底上形成剥离层；在所述剥离层上形成包括开口部和第二半导体元件的第二元件形成层，该第二半导体元件包括第二半导体层和夹住所述第二半导体层的第二绝缘层；从所述第二衬底分离所述第二元件形成层；在所述第一元件形成层上配置所述第二元件形成层；以及在所述开口部中形成布线，并电连接所述第一元件形成层和所述第二元件形成层。2.根据权利要求1所述的半导体集成电路的制造方法，其中所述第一元件形成层包括开口部。3.根据权利要求1所述的半导体集成电路的制造方法，其中所述开口部的侧面或位于所述开口部下的所述第一元件形成层的一部分具有导电性。4.根据权利要求1所述的半导体集成电路的制造方法，其中将具有导电性的材料滴落到所述开口部中来形成所述布线。5.根据权利要求4所述的半导体集成电路的制造方法，其中所述具有导电性的材料是在有机树脂中溶解或分散有导电粒子的材料。6.根据权利要求5所述的半导体集成电路的制造方法，其中所述导电粒子是选自由Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr以及Ba构成的组中的至少一种金属粒子、卤化银的微粒子、或碳黑。7.根据权利要求1所述的半导体集成电路的制造方法，其中所述第一半导体元件和所述第二半导体元件中的至少一个包括薄膜晶体管。8.根据权利要求1所述的半导体集成电路的制造方法，其中所述剥离层包含钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇、铱、以及硅中的任何一种。9.根据权利要求1所述的半导体集成电路的制造方法，其中所述剥离层是包含如下材料中的任何一种的层钨、钼、钨和钼的混合物、钨的氧化物、钨的氮化物、钨的氧氮化物、钨的氮氧化物、钼的氧化物、钼的氮化物、钼的氧氮化物、钼的氮氧化物、钨和钼的混合物的氧化物、钨和钼的混合物的氮化物、钨和钼的混合物的氧氮化物、钨和钼的混合物的氮氧化物。10.根据权利要求2所述的半导体集成电路的制造方法，其中所述第一元件形成层和所述第二元件形成层贴合为所述开口部重叠的形式。11.根据权利要求1所述的半导体集成电路的制造方法，其中所述开口部是通孔。12.一种半导体集成电路的制造方法，包括如下步骤在第一衬底上形成具有第一半导体元件的第一元件形成层，该第一半导体元件包括第一半导体层和夹住所述第一半导体层的第一绝缘层；在第二衬底上形成第一剥离层；在所述第一剥离层上形成包括第一开口部和第二半导体元件的第二元件形成层，该第二半导体元件包括第二半导体层和夹住所述第二半导体层的第二绝缘层；从所述第二衬底分离所述第二元件形成层；在所述第一元件形成层上配置所述第二元件形成层；在第三衬底上形成第二剥离层；在所述第二剥离层上形成包括第二开口部和第三半导体元件的第三元件形成层，该第三半导体元件包括第三半导体层和夹住所述第三半导体层的第三绝缘层；从所述第三衬底分离所述第三元件形成层；在所述第二元件形成层上配置所述第三元件形成层；以及在所述第一开口部和所述第二开口部的每一个中形成布线，并电连接所述第一元件形成层、所述第二元件形成层、以及所述第三元件形成层。13.根据权利要求12所述的半导体集成电路的制造方法，其中所述第一元件形成层包括开口部。14.根据权利要求12所述的半导体集成电路的制造方法，其中所述第一开口部的侧面或位于所述第一开口部下的所述第一元件形成层的一部分具有导电性。15.根据权利要求12所述的半导体集成电路的制造方法，其中将具有导电性的材料滴落到所述第一开口部和所述第二开口部的至少一个中来形成所述布线。16.根据权利要求15所述的半导体集成电路的制造方法，其中所述具有导电性的材料是在有机树脂中溶解或分散有导电粒子的材料。17.根据权利要求16所述的半导体集成电路的制造方法，其中所述导电粒子是选自由Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr以及Ba构成的组中的至少一种金属粒子、卤化银的微粒子、或碳黑。18.根据权利要求12所述的半导体集成电路的制造方法，其中所述第一半导体元件、所述第二半导体元件、以及所述第三半导体元件中的至少一个包括薄膜晶体管。19.根据权利要求12所述的半导体集成电路的制造方法，其中所述第一剥离层和所述第二剥离层中的至少一个包含钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇、铱、以及硅中的任何一种。20.根据权利要求12所述的半导体集成电路的制造方法，其中所述第一剥离层和所述第二剥离层中的至少一个是包含如下材料中的任何一种的层钨、钼、钨和钼的混合物、钨的氧化物、钨的氮化物、钨的氧氮化物、钨的氮氧化物、钼的氧化物、钼的氮化物、钼的氧氮化物、钼的氮氧化物、钨和钼的混合物的氧化物、钨和钼的混合物的氮化物、钨和...

【专利技术属性】
技术研发人员：山口真弓，泉小波，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]