光感测器以及具有此光感测器的显示面板制造技术

本发明专利技术是关于一种光感测器，包含一感测薄膜晶体管以及一光二极管。感测薄膜晶体管具有一栅极与一基极。光二极管具有一本征半导体区域与感测薄膜晶体管的栅极及基极电性连接。感测薄膜晶体管及光二极管为包含低温多晶硅材质的结构。一种包含此光感测器的显示面板亦同时被揭露。

【技术实现步骤摘要】

本专利技术是有关于一种光感测器，且特别是有关于一种可供应用于显示面 板中且包含低温多晶硅材质的光感测器，具体来说是关于一种光感测器以及 具有此光感测器的显示面板。
技术介绍
图1为传统PIN光二极管100的示意图。PIN光二极管100包含N型半 导体区域102、 P型半导体区域104以及位于N型半导体区域102与P型半 导体区域104间的本征(intrinsic)半导体区域106。当光线照射到本征半导体 区域106时，因光电效应产生的电洞(h+)与电子(e-)会分别往P型半导体区域 104与N型半导体区域102移动，如此产生光电流。现有技术通过测量此光 电流，便可将此PIN光二极管100当作光感应器来使用。一般而言，应用低温多晶硅薄膜晶体管(Low Temperature Poly Silicon-Thin film transmitter)技术制造的光感测器，由于其可用于光吸收的基 材厚度仅约为50奈米，因此会有低感光性的缺点。除了低感光性的缺点外， 传统的PIN光二极管受其制造工艺影响不免会有暗电流较高的问题。此外， 基于制造工艺的考虑，使用能够同时具备n+及p+离子布植步骤的CMOS制 造工艺来制造PIN光二极管亦会增加制造工艺的复杂度。因此，虽然现有技 术已提出许多提高或改良光感测器效能的方案，但却无法完全适用或整合兼 容于目前显示器应用的TFT制造工艺。
技术实现思路
根据本专利技术的一实施例，提出一种光感测器。此光感测器包含一感测薄 膜晶体管以及一光二极管。感测薄膜晶体管具有一栅极与一基极。光二极管具有一本征半导体区域与感测薄膜晶体管的栅极及基极电性连接。感测薄膜晶体管及光二极管为包含低温多晶硅材质的结构。根据本专利技术的另一实施例，提出一种显示面板。此显示面板包含一对相 对应设置的基板、 一液晶层以及复数个像素单元。液晶层设置于该对基板之 间，且像素单元设置于该对基板上。每个像素单元包含一光感测区域以及一 显示区域。光感测区域中包含有一光感测器以及一读取薄膜晶体管。光感测 器包含一感测薄膜晶体管及一光二极管。感测薄膜晶体管具有一栅极与一基 极，而光二极管具有一本征半导体区域与感测薄膜晶体管的栅极及基极电性 连接。读取薄膜晶体管用以读取光感测器所产生的信号。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，附 图的详细说明如下图1为传统PIN光二极管的示意图2A根据本专利技术的一实施例绘示一光感测器的上视图； 图2B为图2A的光感测器的相对应结构示意图； 图3A根据本专利技术的一实施例绘示一显示面板的上视图； 图3B为图3A沿AA'线的剖面图3C为图3A中的光感测器的相对应结构示意图；以及 图4根据本专利技术的一实施例绘示一种主动式像素感测架构。附图标号100: PIN光二极管 104: P型半导体区域 200:光感测器210、 310:感测薄膜晶体管 212、 312:基极 216、 316:漏极102: N型半导体区域 106:本征半导体区域214、 314:栅极 218、 318:源极220、320:光二极管222、322:本征半导体区域226、326: N型半导体区域228、328: N型半导体区域232:本征半导体区域234:H型金属层236:N型半导体区域238:N型半导体区域244、246、 248:金属层300:显示面板330:基板331:共同电极332:遮光层333:开口334:彩色滤光层340:基板341:半导体层342:绝缘层343:第一金属层344:绝缘层345:绝缘层346:347:保护层348:绝缘层350:液晶层360:像素单元362:光感测区域364:显示区域372:光感测器374:显示薄膜晶体管382:读取薄膜晶体管384:储存电容391a-J91f: N型半导体区域393a--393f:接触插塞400:主动式像素感测架构410:像素单元412:读取薄膜晶体管420:信号线430:重置晶体管440:线路具体实施例方式图2A根据本专利技术的一实施例绘示一光感测器200的上视图，图2B为图 2A的光感测器200的相对应结构示意图。以下说明请参照图2A及图2B。 光感测器200包含感测薄膜晶体管210以及光二极管220。感测薄膜晶体管 210具有基极212、栅极214、漏极216及源极218。光二极管220具有本征 半导体区域222以及两个N型半导体区域226及228。本征半导体区域222 与基极212与栅极214电性连接，而漏极216及源极218则分别与N型半导 体区域226及228电性连接。感测薄膜晶体管210及光二极管220为包含低 温多晶硅(Low Temperature Poly Silicon; LTPS)材质的结构。更具体地说，图2A所示的光感测器200的基材为低温多晶硅材质，可 被分为三个区域本征半导体区域232，以及位于此本征半导体区域232两 侧的N型半导体区域236及238。本征半导体区域232对应于图2B中的基 极212以及本征半导体区域222。H型金属层234对应于图2B中的栅极214， 其设置于本征半导体区域232上。未被H型金属层234所遮挡的本征半导体 区域232即对应于光二极管220中用来接收光线的本征半导体区域222。 N 型半导体区域236对应至图2B中的漏极216与N型半导体区域226，而N 型半导体区域238则对应至图2B中的源极218与N型半导体区域228。当光线照射到本征半导体区域232时，因光电效应而产生的电子电洞对 会往光二极管220两端移动，并导通感测薄膜晶体管210而造成正反馈以放 大光感测器200的光电流，如此可有效地提高其感光性。在此实施例中，感 测薄膜晶体管210可以是为一 N型金属一氧化层一半导体(N—type Metal-Oxide-Semiconductor; NMOS)薄膜晶体管，而光二极管220则可以是 为一 N型半导体-本征区-N型半导体(N一type-intrinsic-N—type; NIN)二极管。 然而，根据其它实施例，亦可使用一 P型金属一氧化层一半导体(P—type Metal-Oxide-Semiconductor; PMOS)薄膜晶体管作为感测薄膜晶体管，而此 时光二极管则为一 P型半导体-本征区-P型半导体(P一type-intrinsic-P—type; PIP)二极管。据此，可使用显示面板制造中成本较低的PMOS-LTPS技术来 实现此实施例所提出的光感测器架构。再者，上述的感测薄膜晶体管及光二极管可被应用于一显示面板中。举例来说，本征半导体区域232(即基极212及本征半导体区域222)可被设置于 显示面板的低温多晶硅层中，而H型金属层234(即栅极214)可被设置于显示 面板的第一金属层中。而且，此H型金属层234(即栅极214)可通过显示面板 的第二金属层(例如金属层244)透过接触插塞(contact plug)而电性连接本征半 导体区域232(即光二极管220的本征半导体区域222)。另外，亦可使用显示 面板的第二金属层(例如金属层246、 248)来作为N型半导体区域236及238 对外的连接电极。图3A根据本专利技术的一实施例绘示一显示面板的上视图，图3B为本文档来自技高网...

【技术保护点】
一种光感测器，包含：一感测薄膜晶体管，具有一栅极与一基极；以及一光二极管，具有一本征半导体区域与所述的栅极及所述的基极电性连接，其中所述的感测薄膜晶体管及所述的光二极管为包含低温多晶硅材质的结构。

【技术特征摘要】
1.一种光感测器，包含一感测薄膜晶体管，具有一栅极与一基极；以及一光二极管，具有一本征半导体区域与所述的栅极及所述的基极电性连接，其中所述的感测薄膜晶体管及所述的光二极管为包含低温多晶硅材质的结构。2. 如权利要求1所述的光感测器，其特征在于，所述的感测薄膜晶体管及所述的光二极管形成于一显示面板中。3. 如权利要求2所述的光感测器，其特征在于，所述的基极及所述的本 征半导体区域设置于所述的显示面板的一低温多晶硅层中，所述的栅极设置于所述的显示面板的一第一金属层中，且所述的栅极通过所述的显示面板的 一第二金属层电性连接于所述的本征半导体区域。4. 如权利要求1所述的光感测器，其特征在于，所述的栅极为H型，且 位于所述的本征半导体区域上。5. 如权利要求1所述的光感测器，其特征在于，所述的感测薄膜晶体管 还包含一漏极及一源极，分别与所述的光二极管的两端电性连接。6. 如权利要求1所述的光感测器，其特征在于，当所述的感测薄膜晶体 管为一PMOS薄膜晶体管时，所述的光二极管为一PIP二极管；以及当所述 的感测薄膜晶体管为一 NMOS薄膜晶体管时，所述的光二极管为一 NIN 二 极管。7. —种显示面板，包含 一对相对应设置的基板；一液晶层，设置于所述的这对基板之间；以及复数个像素单元，设置于所述的这对基板上，每一所述的这些像素单元 包含一光感测区域以及一显示区域，其中所述的光感测区域包含一光感测器，包含一感测薄膜晶体管，具有一栅极与一基极；以及一光二极管，具有一本征半导体区域与所述的栅极及所述的基极电性连...

【专利技术属性】
技术研发人员：卓恩宗，彭佳添，林昆志，江文任，陈至扬，林崇荣，金雅琴，赵志伟，翁健森，甘丰源，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]