本发明专利技术提供一种图像传感器，其包含第一传导型的衬底。第一和第二像素排列在该衬底上。势垒形成在对应于该第一像素的衬底区域中而不形成在对应于第二像素的衬底区域中。第二像素对具有一定波长的颜色响应，所述波长长于第一像素所响应的颜色的波长。该势垒通过高能离子注入掺杂剂或通过Ｐ型外延层的外延生长期间离子注入或扩散来掺杂掺杂剂。
【技术实现步骤摘要】
本专利技术涉及一种固态图像传感器，更具体涉及一种包括用光吸收滤 色片覆盖的小像素的互补金属氧化物半导体(CMOS)图像传感器。
技术介绍
现代CMOS图像传感器的典型像素包括光电二极管，更具体包括钉 扎(pinned)光电二极管和四个晶体管。光电二极管收集光生电荷，该光 生电荷稍后由电荷转移晶体管在适当时间转移至浮动扩散(FD)节点上。 该FD节点用作电荷检测节点。在电荷转移之前，FD节点需要重置至适 当的基准电压。该重置引起kTC噪声，该kTC噪声通常会被添加至出现 在FD节点上的信号。因此，有必要读取FD节点上的电压两次，第一次 在电荷转移之前，第二次在电荷转移之后。此操作被称为CDS(相关双采 样)。CDS操作允许感测仅由从光电二极管转移的电荷所引起的节点上的 电压差。源极跟随器(SF)晶体管通过连接至FD节点的SF晶体管栅极、连接 至电源电压(Vdd)端子的SF晶体管漏极以及经寻址晶体管连接至共享列 (common column)传感线的SF晶体管源极来感测FD节点上的电压。 为此，通常有必要在标准CMOS图像传感器的每一像素中结合4个晶体 管。授权给Paul P. Lee等人的专利技术名称为Active Pixel Sensor Integrated with Pinned Photodiode的美国专利申请No. 5, 625, 210 描述一种具有钉扎光电二极管的示例性4T像素电路。在现代CMOS传感器设计中，用于若干光电二极管的电路可共享， 例如可在授权给R. M. Guidash等人的专利技术名称为Active Pixel Sensor with Wired Floating Diffusions and Shared A迈plifier的 美国专利申请No. 6， 657， 665 B1的实施例中找到。在该专利申请中，双 像素包括位于传感器图像阵列的相邻行中且共享相同电路的两个光电 二极管。大多数现代CMOS图像传感器中的彩色传感通过将适当滤色片置放 于光电二极管上来完成，如图1中所示。蓝色滤色片101吸收绿光及红 光且仅让蓝光光子进入下方光电二极管区域。类似地，绿色滤色片102 吸收蓝光及红光且仅让绿光光子进入下方硅块(bulk)。附图标记103 表示红色滤色片。蓝光及绿光光子具有高能量，并因此通常在从硅块的 表面到其确定区域104所限定的深度Xg内非常快速地被吸收。另一方 面，红光光子具有低能量且穿透比以上区域104更深的区域。更具体而 言，在产生任何光电子之前，红光光子可穿透至位于深度X印i的外延 衬底区域与重掺杂的P+型衬底106之间的界面105。附图标记Xr表 示界面105距离硅块(亦即，重掺杂的P+型衬底106)的表面的深度。当在重掺杂的P+型衬底106中产生电子107时，电子107非常快速 地与位于重掺杂的P+型衬底106中的空穴再结合且不能够被收集在红 色光电二极管中。另一方面，非耗尽外延层109中所产生的电子108 具有比电子107更长的寿命，且在非耗尽外延层109中横向及垂直地自 由扩散直至电子108抵达耗尽区域110的边界。耗尽区域110的边界位 于距离硅块体的表面的深度Xdl处。当电子111进入耗尽区域110时，电子111快速地被扫掠至位于形 成有N型掺杂层112的区域中的各光电二极管势阱中。光电二极管由N 型掺杂层112及P+型钉扎层113靠近硅块体的表面而形成。此结构被称 为钉扎光电二极管。P+型钉扎层113各自沿各个浅沟槽隔离(STI)区域 114的侧面及底部延伸，浅沟槽隔离(STI)区域114各自通过蚀刻硅块体 而形成，以将感光单元(photo sites)和对应电路彼此分离并绝缘。 用二氧化硅填充STI区域114。 二氧化硅亦覆盖光电二极管表面区域且 在转移栅极117下方延伸。附图标记115及116分别表示填充STI区域 114的二氧化硅及在转移栅极117下方延伸且同时覆盖光电二极管表面 区域的二氧化硅。转移栅极117由多晶硅形成。当将适当偏压经由对应连接118 (仅示意性地表示)施加至各转移栅 极117中时，储存在光电二极管势阱中的电子电荷被转移至由掺杂N+ 型掺杂剂所形成的各个FD节点119上.FD节点119通常经受电压变化。 该电压变化随后被适当放大器(SF)感测到，所述适当放大器(SF)由各个 导线120(亦仅示意性地表示)各自连接至FD节点119。电压变化表示所 要信号。在顶部沉积滤色片之前，光电二极管及转移栅极117通常由另 一层121和其它透明薄膜所覆盖，其中所述另一层121由二氧化硅或多 层二氧化硅形成。随后还将微透镜(未图示)沉积于蓝色滤光片101、绿 色滤光片102及红色滤光片103的顶部以将光聚焦于光电二极管的表面 区域上。如可从图1容易理解，由红光在非耗尽外延层109中所产生的电子 亦可横向地扩散且进入相邻光电二极管的耗尽区域110。这种现象通常 引起所不希望的色串扰，因为红光生电子通常终止于错误的绿色或 蓝色光电二极管的光电二极管势阱中。该色串扰可显著存在于像素 的横向尺寸小于2nm且垂直尺寸保持约5 jLim的小尺寸像素中。色串 扰可通过减少外延层的厚度(亦即，界面105的深度Xr)从而减小非耗尽 外延层109的厚度或将位于深度Xdl的耗尽区域110的边界延伸至深度 Xd2来减小。然而，上述的两种方法可能具有一些局限。浅外延厚度在重掺杂的 P+型衬底106中引起产生过多红光电子且因此与重掺杂的P+型衬底106 中的空穴再结合。结果，红光电子可能对信号没有贡献。通常希望使外 延厚度约5. 0 iim或更大以具有良好红光响应。一直延伸至界面105的厚耗尽(thick depletion)也会导致局限。 完成厚耗尽所必要的外延层的低掺杂可增加暗电流产生，且可导致位于 接近表面的P+型钉扎层113与重掺杂的P+型衬底106的不连续及分离， 如由该水平外延掺杂的分离的耗尽层边界122所指示。当观测到不连续 且分离的P+型钉扎层113时，有必要由一些其它手段例如置放于像素顶 部的金属线来提供其它电连接至P+型钉扎层113。这些电连接可降低像 素孔径效率并因此降低最终像素量子效率。
技术实现思路
本专利技术的特定实施方案提供一种包括小尺寸像素及改进的色串扰 的图像传感器(例如，互补金属氧化物半导体(CMOS)图像传感器)。根据本专利技术的一方面，提供一种图像传感器，该图像传感器包含第 一传导型的衬底、排列在该衬底上的第 一和第二像素以及形成在对应于 第一像素的衬底区域中而不在对应于第二像素的衬底区域中的势垒(potential barrier )。 附图说明图1说明CMOS图像传感器中用滤色片覆盖的常规像素的简化横截 面图。图2说明根据本专利技术实施方案的CMOS图像传感器中用滤色片覆盖 的像素的简化横截面图。具体实施方式根据本专利技术的各种实施方案，小像素尺寸传感器的性能得以改进， 且所改进的性能有助于色串扰的减少。此效应可通过在接收蓝光及绿光 的像素下方但不在接收红光的像素下方结合深高能硼注入或通过在P型 外延生长期间所施加的低能量离子注入来实现。注入掺杂在衬底结构中形成小势垒，该小势垒引导并聚焦在硅块 (即，衬底结构)深处由红光所产生的那些载本文档来自技高网...
【技术保护点】
一种图像传感器，包含：第一传导型的衬底；排列在所述衬底上第一和第二像素；和势垒，所述势垒形成在对应于所述第一像素的衬底区域中而不在对应于所述第二像素的衬底区域中。
【技术特征摘要】
KR 2006-10-13 10-2006-00997591.一种图像传感器，包含第一传导型的衬底；排列在所述衬底上第一和第二像素；和势垒，所述势垒形成在对应于所述第一像素的衬底区域中而不在对应于所述第二像素的衬底区域中。2. 权利要求1的图像传感器，其中所述势垒包含第一传导型的掺 杂层。3. 权利要求1的图像传感器，其中所述第二像素对波长大于所述 第一像素所响应的颜色的波长的颜色响应。4. 权利要求l的图像传感器，其中所述第二像素包含红色第一吸 光滤色片，和所述第一像素包含绿色、蓝色或其组合的第二吸光滤色片。5. 权利要求1的图像传感器，其中所述第一像素和所述第二像素 包含共享电路以读取光生电荷作为电信号。6. 权利要求1的图像传感器，其中所述第一像素和所述第二像素 各自包含发光二极管以收集光生电荷。7. 权利要求1的图像传感器，...
【专利技术属性】
技术研发人员：雅罗斯拉夫希内切克，
申请(专利权)人：科洛司科技有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。