双栅全耗尽SOI CMOS器件及其制备方法技术

本发明专利技术涉及半导体集成电路及其制造技术领域，公开了一种双栅全耗尽ＳＯＩ　　ＣＭＯＳ器件，该器件包括硅衬底、埋氧层和形成在顶层硅膜中的ｎ型沟道场效应晶体管、ｐ型沟道场效应晶体管及器件介质隔离。本发明专利技术同时公开了一种制备双栅全耗尽ＳＯＩ　　ＣＭＯＳ器件的方法。利用本发明专利技术，提高了源漏击穿电压和沟道区载流子迁移率，降低了工艺复杂程度和器件性能的波动。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路(ic)及其制造
，尤其涉及一种双栅全耗尽绝缘体上硅互补式金属氧化层半导体(SOI CMOS)器件及其 制备方法。
技术介绍
绝缘体上硅(Silicon-On-Insulator，简称SOI)技术以其独特的材料结 构有效地克服了体硅材料的不足，充分发挥了硅集成技术的潜力。随着器件尺寸进入亚微米、深亚微米领域，SOI技术逐渐成为研究和 开发高速度、低功耗、高集成度以及高可靠的超大规模集成电路的重要技 术。特别是薄膜全耗尽SOI CMOS这种准理想的器件结构被成为是下一 代高速CMOS技术，尤其适合于低压、低功耗、高速、深亚微米ULSI 电路，以及可在高温、辐射等环境下工作的电路。它将成为下一代军用系 统集成的主要技术之一，受到世界各发达国家的普遍重视，从而竞相研究 和开发这项技术。对于薄膜全耗尽SOI CMOS器件来说，阈值电压控制是一个很关键的 问题。在体硅中，可以通过控制沟道杂质浓度来调整阈值。但是，在薄膜全耗尽SOI CMOS器件中，沟道杂质浓度需要在两个因素间平衡和折中首先，杂质浓度必须足够低，以确保沟道区全部耗尽； 其次，它又必须足够高以使器件有适当大的阈值电压。传统的双栅全耗尽SOI CMOS器件结构中，为了使n型沟道场效应晶 体管和p型沟道场效应晶体管性能接近于对称，n型沟道场效应晶体管采 用N+多晶硅栅，p型沟道场效应晶体管釆用P+多晶硅栅。采用这种双栅结构时，沟道掺杂浓度较高，这会对器件和电路的性能 产生诸多不利影响(1) 降低了源漏击穿电压；(2) 为了确保沟道区全部耗尽，要求硅膜的最终厚度就会比较薄， 对工艺要求更严格；(3) 在工艺中，硅膜的最终厚度的波动是不可避免的。由于沟道掺 杂浓度较高，硅膜的最终厚度的波动对阈值电压的波动影响较大；(4) 较高的沟道掺杂浓度会降低沟道区载流子迁移率，从而降低了 电路的工作速度。
技术实现思路
(一)要解决的技术问题 有鉴于此，本专利技术的一个目的在于提供一种双栅全耗尽SOI CMOS器 件，以提高源漏击穿电压和沟道区载流子迁移率，降低工艺复杂程度和器 件性能的波动。本专利技术的另一个目的在于提供一种制备双栅全耗尽SOI CMOS器件 的方法，以提高源漏击穿电压和沟道区载流子迁移率，降低工艺复杂程度和器件性能的波动。 (二)技术方案为达到上述一个目的，本专利技术提供了一种双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件，该器件包括硅衬底03、埋氧层02和形成在顶 层硅膜01中的n型沟道场效应晶体管、p型沟道场效应晶体管及器件介质 隔离05。所述n型沟道场效应晶体管包括P+多晶硅栅电极11，栅介质04， N一 轻掺杂源漏12， N+重掺杂源13， N+重掺杂漏14。所述p型沟道场效应晶体管包括N+多晶硅栅电极21，栅介质04， P一 轻掺杂源漏22， P+重掺杂源23， P+重掺杂漏24。所述器件介质隔离05采用改进的局部硅氧化隔离技术，用于减小鸟 嘴长度和对有源区硅岛的应力。所述顶层硅膜Ol在沟道区的厚度小于80nm，在正常工作情况下器件沟道区顶层硅膜处于全耗尽状态。为达到上述另一个目的，本专利技术提供了一种制备双栅全耗尽绝缘体上 硅互补式金属氧化层半导体器件的方法，该方法包括A、 减薄绝缘体上硅(SOI)顶层硅膜的厚度，减小鸟嘴长度和对有源 区硅岛的应力；B、 在n型沟道场效应晶体管硅岛边缘注入B离子，抑制n型沟道场 效应晶体管边缘漏电现象；C、 调节阈值电压，进行杂质注入；D、 生长栅介质层，淀积多晶硅层；E、 向n型沟道场效应晶体管多晶硅注入B离子，向p型沟道场效应晶体管多晶硅注入P离子；F、 光刻和刻蚀多晶硅形成栅电极；G、 淀积正硅酸乙酯(TEOS)，刻蚀侧墙，形成轻掺杂漏(LDD)结构；H、 向n型沟道场效应晶体管源漏注入As离子，向p型沟道场效应晶 体管源漏注入BF2离子；I、 快速热退火修复晶格损伤和激活注入的杂质；J、形成Ti硅化物，进入常规的互补式金属氧化层半导体器件CMOS 后道工序，得到CMOS器件。步骤A中所述减薄SOI顶层硅膜的厚度包括在常规的SOI原始硅 片顶层硅膜上生长一层牺牲氧化层，随后剥离，用来减薄顶层硅膜厚度；步骤A中所述减小鸟嘴长度和对有源区硅岛的应力采用改进的局部 硅氧化隔离技术进行，最终形成的鸟嘴长度小于0.2pm。步骤B中所述注入B离子的能量为30KeV，剂量为3xl013cm—2。所述步骤C包括将n型沟道场效应晶体管的阈值电压为0.7V，向n 型沟道场效应晶体管注入B离子和BF2离子；将p型沟道场效应晶体管阈 值电压为-0.8V，向p型沟道场效应晶体管注入P离子。步骤D中所述生长栅介质层在85(TC下进行，生长的栅介质层的物理 厚度为12nm;步骤D中所述淀积多晶硅层在65(TC下进行，淀积的多晶 硅层的厚度为350nrn。步骤E中所述向n型沟道场效应晶体管多晶硅注入B离子的能量为 30KeV，剂量为lX1016cm—2;步骤E中所述向p型沟道场效应晶体管多晶 硅注入P离子的能量为70KeV，剂量为5 X 1015cm—2。步骤G中所述淀积正硅酸乙酯(TEOS)的厚度为330nm，刻蚀以后 侧墙宽度约为90nm。步骤I中所述快速热退火修复晶格损伤和激活注入的杂质的温度为 IOO(TC。(三)有益效果传统的双栅全耗尽SOI CMOS器件结构中，为了使n型沟道场效应晶 体管和p型沟道场效应晶体管性能接近于对称，n型沟道场效应晶体管采 用N+多晶硅栅，p型沟道场效应晶体管采用P+多晶硅栅。与传统的双 栅全耗尽SOICMOS器件结构相比，本专利技术提供的双栅全耗尽SOICMOS 器件及其制备方法在性能上存在着显著的优势，主要表现为1、 提高了源漏击穿电压。如果要求n型沟道场效应晶体管阈值电压 为0.75V,当采用N+多晶硅栅时，沟道杂质浓度大于10cn^;而采用P 十多晶硅栅时，沟道杂质浓度在10cn^数量级。两者的沟道浓度相差近 两个数量级。因此，采用本专利技术所提供的结构和制备方法源漏击穿特性得 到了很好的改善。2、 降低了工艺复杂程度和器件性能的波动。为了确保沟道区全部耗 尽，要求硅膜的最终厚度就会比较薄。采用本专利技术所提供的结构和制备方 法显著降低了沟道杂质浓度，因而可以在相对较厚的顶层硅膜厚度下保证沟道区全部耗尽，因此降低了工艺复杂程度。在相同的工艺条件下，顶层 硅膜厚度的波动相同，导致器件阈值电压的漂移，由于本专利技术所提供的结 构和制备方法显著降低了沟道杂质浓度，因而降低了器件性能的波动。3、提高了沟道区载流子迁移率。釆用本专利技术所提供的结构和制备方 法显著降低了沟道杂质浓度，减少了杂质离子对沟道区载流子的散射，因 而提高了沟道区载流子迁移率，进而提高了电路的工作速度。因此，与传统的双栅全耗尽SOI CMOS器件结构相比，本专利技术提供的 双栅全耗尽SOI CMOS器件及其制备方法更符合超大规模集成电路的内 在要求和发展方向。附图说明图1为现有技术中SOI硅片的结构示意图；图2为本专利技术提供的双栅全耗尽SOI CMOS器件的结构示意图；图3为本专利技术提供的制备双栅全耗尽SOI CMOS器件的方法流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参本文档来自技高网...

【技术保护点】
一种双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件，其特征在于，该器件包括硅衬底（０３）、埋氧层（０２）和形成在顶层硅膜（０１）中的ｎ型沟道场效应晶体管、ｐ型沟道场效应晶体管及器件介质隔离（０５）。

【技术特征摘要】
1. 一种双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件，其特征在于，该器件包括硅衬底(03)、埋氧层(02)和形成在顶层硅膜(01)中的n型沟道场效应晶体管、p型沟道场效应晶体管及器件介质隔离(05)。2、 根据权利要求1所述的双栅全耗尽绝缘体上硅互补式金属氧化层 半导体器件，其特征在于，所述n型沟道场效应晶体管包括P+多晶硅栅电 极(1)，栅介质(04)， N—轻掺杂源漏(12)， N+重掺杂源(3)， N+ 重掺杂漏(14)。3、 根据权利要求1所述的双栅全耗尽绝缘体上硅互补式金属氧化层 半导体器件，其特征在于，所述p型沟道场效应晶体管包括N+多晶硅栅 电极(21)，栅介质(04)， P—轻掺杂源漏(22)， P+重掺杂源(23)， P+ 重掺杂漏(24)。4、 根据权利要求1所述的双栅全耗尽绝缘体上硅互补式金属氧化层 半导体器件，其特征在于，所述器件介质隔离(05)采用改进的局部硅氧 化隔离技术，用于减小鸟嘴长度和对有源区硅岛的应力。5、 根据权利要求1所述的双栅全耗尽绝缘体上硅互补式金属氧化层 半导体器件，其特征在于，所述顶层硅膜(01)在沟道区的厚度小于80nm， 在正常工作情况下器件沟道区顶层硅膜处于全耗尽状态。6、 一种制备双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件的 方法，其特征在于，该方法包括A、减薄绝缘体上硅SOI顶层硅膜的厚度，减小鸟嘴长度和对有源区硅岛的应力；B、 在n型沟道场效应晶体管硅岛边缘注入B离子，抑制n型沟道场效应晶体管边缘漏电现象；C、 调节阈值电压，进行杂质注入；D、 生长栅介质层，淀积多晶硅层；E、 向n型沟道场效应晶体管多晶硅注入B离子，向p型沟道场效应晶体管多晶硅注入P离子；F、 光刻和刻蚀多晶硅形成栅电极；G、 淀积正硅酸乙酯TEOS，刻蚀侧墙，形成轻掺杂漏LDD结构；H、 向n型沟道场效应晶体管源漏注入As离子，向p型沟道场效应晶 体管源漏注入BF2离子；I、 快速热退火修复晶格损伤和激活注入的杂质；J、形成Ti硅化物，进入常规的互补...

【专利技术属性】
技术研发人员：海潮和，毕津顺，孙海峰，韩郑生，赵立新，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]