用于快闪装置的集成工艺流程制造方法及图纸

一种非易失性存储器形成为在浮动栅极之间具有浅沟槽隔离结构且具有在浮动栅极之间在浅沟槽隔离电介质被蚀刻处延伸的控制栅极。使用离子植入以产生与下伏电介质相比具有高蚀刻速率的介电层来实现对蚀刻深度的控制。导电层在植入期间上覆于衬底上。在存储器阵列中具有小多晶硅特征且在外围区域中具有大多晶硅特征的衬底是使用所述外围区域中的突出部以及在突出部被移除时停止的软化学机械抛光步骤而经准确平面化的。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及非易失性快闪存储器系统，且更具体来说涉及存储器单元的结构 和存储器单元阵列，以及形成其的工艺。
技术介绍
存在许多当今使用的商业上成功的非易失性存储器产品，尤其是具有小形状因数卡 形式的产品，其使用快闪EEPROM (电可擦除可编程只读存储器)单元阵列。可例如通 过以可移除方式将卡插入主机中的卡插槽中来将这些卡与主机介接。可购买的一些卡是 CompactFlash (CF)卡、多媒体卡(MMC)、安全数字(SD)卡、智能媒体卡、个人 标签(P-标签)和记忆棒卡。主机包含个人计算机、笔记本计算机、个人数字助理(PDA)、 各种数据通信装置、数码相机、蜂窝式电话、便携式音频播放器、汽车音响系统以及类 似类型的设备。在一种结构类型的NAND阵列中，其中两个以上存储器单元(例如16个或32个) 的串联串连同一个或一个以上选择晶体管连接在个别位线与参考电位之间以形成单元列。字线在大量这些列内的单元上延伸。 一列内的个别单元在编程期间的读取和检验是 通过促使串中的其余单元硬接通，使得流过串的电流取决于存储在所寻址单元中的电荷 电平。NAND结构阵列及其作为存储器系统的一部本文档来自技高网...

【技术保护点】
一种在半导体衬底上制造存储器系统的方法，其包括：形成将浮动栅极结构分隔的多个浅沟槽隔离结构；将离子植入所述多个浅沟槽隔离结构中；蚀刻所述多个浅沟槽隔离结构，使得浅沟槽隔离结构的具有高植入离子浓度的部分蚀刻得比浅沟槽隔离结构的具有低植入离子浓度的部分快；以及在所述植入离子浓度小于最大浓度且蚀刻速率随着蚀刻深度增加而减小的深度处，停止蚀刻所述多个浅沟槽隔离结构。

【技术特征摘要】
【国外来华专利技术】US 2005-10-18 11/254,1421.一种在半导体衬底上制造存储器系统的方法，其包括形成将浮动栅极结构分隔的多个浅沟槽隔离结构；将离子植入所述多个浅沟槽隔离结构中；蚀刻所述多个浅沟槽隔离结构，使得浅沟槽隔离结构的具有高植入离子浓度的部分蚀刻得比浅沟槽隔离结构的具有低植入离子浓度的部分快；以及在所述植入离子浓度小于最大浓度且蚀刻速率随着蚀刻深度增加而减小的深度处，停止蚀刻所述多个浅沟槽隔离结构。2. 根据权利要求1所述的方法，其进一步包括在所述衬底上植入离子之前形成上覆于 所述多个浅沟槽隔离结构上的导电多晶硅层。3. 根据权利要求2所述的方法，其中在植入离子之前将所述导电多晶硅层平面化。4. 根据权利要求l所述的方法，其中所述半导体衬底包含存储器阵列和外围区域，且 单独的浅沟槽隔离结构存在于所述存储器阵列和所述外围区域两者中。5. 根据权利要求l所述的方法，其中硬掩模部分界定浅沟槽隔离结构的位置，且在所 述界定浅沟槽隔离结构的位置之后，用导电浮动栅极部分取代所述硬掩模部分。6. —种在半导体衬底上制造存储器系统的方法，所述半导体衬底包含存储器阵列区中 的存储器阵列和外围区中的外围电路，所述方法包括在所述存储器阵列区和所述外围区中形成多个浅沟槽隔离结构，所述外围区的浅 沟槽隔离结构大于所述阵列区的浅沟槽隔离结构；在包含所述多个浅沟槽隔离结构的所述衬底上植入离子；用使得浅沟槽隔离结构的具有高植入离子浓度的部分蚀刻得比浅沟槽隔离结构 的具有低植入离子浓度的部分快的蚀刻来蚀刻所述多个浅沟槽隔离结构；以及在所述植入离子浓度小于最大浓度且蚀刻速率随着蚀刻深度增加而减小的深度 处，停止蚀刻所述多个浅沟槽隔离结构。7. 根据权利要求6所述的方法，其进一步包...

【专利技术属性】
技术研发人员：图安D法姆，东谷正昭，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]