用于晶圆片级芯片尺寸封装的再分布层及其方法技术

技术编号:3171206 阅读:336 留言:0更新日期:2012-04-11 18:40
在示范性实施例中,提供了一种将具有电路图形(305)的集成电路器件(IC)封装在晶圆级芯片尺寸(WLCS)封装(300)中的方法。该方法包括在第一电介质层(315)上沉积(5,10,15)金属层,以及对键合焊盘开口(310)和凸点焊盘开口(330)进行填充(20);金属层(360)具有顶层(340)和底层(360)。在金属层(360)中,通过去除在键合焊盘开口(310)和凸点焊盘开口(330)以外的区域中的顶部金属层,以及将底部金属层保留在没有键合焊盘连接或凸点焊盘连接的区域内,来定义(25,30)键合焊盘连接(310)和凸点焊盘连接(330)。在底部金属层中,定义了(35,40)键合焊盘和凸点焊盘之间的连接走线。在硅衬底(305)上沉积遮盖电路图形的第二有机电介质层(325)。从凸点焊盘连接上去除(50)第二有机电介质层,暴露凸点焊盘(330)。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路(ic)封装。具体地,本专利技术涉及形成晶 圆片级芯片尺寸封装,该封装包括将IC器件上的间距非常窄的周边阵列的键合焊盘再分布为间距更大的面阵列的凸起焊盘的金属层。
技术介绍
电子工业越来越依赖半导体技术的发展,以在更紧密的区域中 实现更高功能的器件。对于许多实现更高功能的应用来说,器件需要 将大量电子器件集成在单硅片晶圆上。随着硅晶圆给定单位面积上的 电子器件的数量增加,制造工艺变得更加困难。已经制造了在很多学科中具有多种不同应用的半导体器件。这 种基于硅的半导体器件通常包括金属-氧化物-半导体场效应晶体管(M0SFET),诸如p沟道M0S (PM0S) 、 n沟道M0S (NM0S)和互补 M0S (CMOS)晶体管、双极晶体管、BiCM0S晶体管。这种M0SFET包 括在导电栅和类硅衬底之间的绝缘材料;因此这些器件通常被称为 IGFET (绝缘栅FET)。这些半导体器件通常均包括半导体衬底,其上形成有大量的有 源器件。给定的有源器件的特定结构可以在器件类型之间变化。例如, 在M0S晶体管中,有源器件通常包括源和漏区,以及调制源区和漏区 之间电流的栅电极。而本文档来自技高网...

【技术保护点】
一种用于制备集成电路器件(IC)的方法,该集成电路器件在硅衬底(305)上具有电路图形(300),该电路图形具有键合焊盘(310)用于封装在晶圆级芯片尺寸(WLCS)封装中,所述方法包括步骤:在所述硅衬底(305)上沉积(5)第一有 机电介质层,覆盖所述IC器件的电路图形;在所述电路图形的键合焊盘(310)上定义(10,15)键合焊盘开口,以及在距第一有机电介质层(315)中的键合焊盘开口预定距离(350)处定义凸点焊盘开口(330);在第一电介质层(3 15)上沉积(20)金属层,并且填充所述键合焊盘开口(310)和凸点焊盘开口(330),所述金属...

【技术特征摘要】
【国外来华专利技术】US 2005-10-19 60/728,5531.一种用于制备集成电路器件(IC)的方法,该集成电路器件在硅衬底(305)上具有电路图形(300),该电路图形具有键合焊盘(310)用于封装在晶圆级芯片尺寸(WLCS)封装中,所述方法包括步骤在所述硅衬底(305)上沉积(5)第一有机电介质层,覆盖所述IC器件的电路图形;在所述电路图形的键合焊盘(310)上定义(10,15)键合焊盘开口,以及在距第一有机电介质层(315)中的键合焊盘开口预定距离(350)处定义凸点焊盘开口(330);在第一电介质层(315)上沉积(20)金属层,并且填充所述键合焊盘开口(310)和凸点焊盘开口(330),所述金属层(320)具有顶部金属层(340)和底部金属层(360);通过去除所述键合焊盘开口(310)和凸点焊盘开口(330)以外区域的顶部金属层(340),并且保留在不具有键合焊盘或凸点焊盘连接区域的底部金属层(360),来定义(25,30)键合焊盘连接和凸点焊盘连接;在所述底部金属层(360)中,定义(35,40)从键合焊盘连接至凸点焊盘连接的连接走线(350);在所述硅衬底(305)上沉积(45)第二有机电介质层(325),遮盖电路图形(300);以及去除(50)凸点焊盘连接(330)处的第二电介质层(325),并暴露凸点焊盘连接。2. 如权利要求l所述的方法,其中定义所述键合焊盘开口和凸 点焊盘开口还包括涂敷(25)光致抗蚀剂以掩盖被定义为键合焊盘开 口和凸点焊盘开口的区域之外的区域中的第一有机电介质区域,以及 对被定义为键合焊盘开口和凸点焊盘开口的区域进行蚀刻。3. 如权利要求l所述的方法,其中定义(25, 30)键合焊盘连接和凸点焊盘连接还包括涂敷光致抗蚀剂以掩盖所述键合焊盘开口和凸点焊盘开口上的 顶部金属层,所述光致抗蚀剂充当顶部金属层蚀刻的蚀刻阻挡层。4. 如权利要求3所述的方法,其中定义(35)连接走线还包括涂敷光致抗蚀剂以掩盖所述键合焊盘连接和所述凸点焊盘连接,以及 掩盖形成所述键合焊盘和凸点焊盘之间的连接走线的底部金属层区 域。5. 如权利要求4所述的方法,还包括将焊球(345)涂敷(55) 给所述的暴露凸点焊盘连接。6. 如权利要求5所述的方法,其中所述金属层(320)还包括 沉积的多个金属子层(340, 360)。7. 如权利要求2、 3、 4、 5或6所述的方法,其中所述顶部金 属层(340)包括一个或多个金属子层(3, 4, 5, 6);以及所述底 部金属层(360)包括一个或多个金属子层(1, 2)。8. 如权利要求7所述的方法,其中所述顶部金属层包括选自以 下Ni、 V、 Cu、 NiV、 Cr和W的金属。9. 如权利要求7所述的方法,其中所述底部金属层包括选自以 下Al、 Ni、 V、 Cu、 Ti和NiV的金属。10. 如权利要求8或9所述的方法,其中,所述顶部金属层包 括由NiV和Cu或Cr和W组成的两个子层;所述底部金属层包括由 Al、 NiV、 Cu和Ti组成的四个子层。11. 如权利要求1、 2、 3或4所述的方法,其中所述第一有机 和第二有机电介质层(315, 325)选自以下苯环丁烯、环氧树脂、 聚酰亚胺。12. 如权利要求4、 5、 6、 8或9所述的方法,其中所述第一有 机和第二有机电介质层(315, 325)选自以下苯环丁烯、环氧树脂、 聚酰亚胺。13. —种用于制备集成电路器件(IC)的方法,该集成电路器件 在硅衬底上具有电路图形,所述电路图形具有键合焊盘用于封装在晶 圆级芯片尺寸(WLCS)封装中,所述方法包括步骤在所述硅衬底上沉积第一有机电介质层,覆盖所述IC器件的电 路图形,所述第一有机电介质层选自以下苯环丁烯、环氧树脂、聚 酰亚胺;在所述电路图形的键合焊盘上定义键合焊盘开口,以及在距所 述第一有机电介质层中的键合焊盘开口的预定距离处...

【专利技术属性】
技术研发人员:迈克尔C洛
申请(专利权)人:NXP股份有限公司
类型:发明
国别省市:NL[荷兰]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1