半导体器件制造技术

一种半导体器件包括沟道区、第一二维金属质接触件及第二二维金属质接触件、栅极结构以及第一金属接触件及第二金属接触件。沟道区包含二维半导体材料。第一二维金属质接触件设置在沟道区的一侧处且包含二维金属质材料。第二二维金属质接触件设置在沟道区的相对的侧处且包含二维金属质材料。栅极结构在第一二维金属质接触件与第二二维金属质接触件的中间设置在沟道区上。第一金属接触件相对于沟道区设置在第一二维金属质接触件的相对的侧处。第二金属接触件相对于沟道区设置在第二二维金属质接触件的相对的侧处。第一二维金属质接触件及第二二维金属质接触件从侧面接触沟道区以形成侧向半导体

【技术实现步骤摘要】
半导体器件


[0001]本公开的实施例涉及一种半导体器件。

技术介绍

[0002]半导体集成电路(integrated circuit，IC)行业已经历快速增长。IC材料及设计的技术进步已产生几代IC，其中每一代具有比前一代更小且更复杂的电路。在IC演进的过程中，功能密度(即每芯片面积的内连器件的数目)通常增加，同时几何大小(即可使用制作工艺形成的最小组件或线)已减小。此种按比例缩小工艺通常通过提高生产效率及降低相关联成本来提供益处。

技术实现思路

[0003]本公开实施例的一种半导体器件，包括：沟道区、第一二维金属质接触件、第二二维金属质接触件、栅极结构、第一金属接触件以及第二金属接触件。所述沟道区包含二维半导体材料。所述第一二维金属质接触件，设置在所述沟道区的一侧处且包含二维金属质材料。所述第二二维金属质接触件，设置在所述沟道区的相对的侧处且包含所述二维金属质材料。所述栅极结构，设置在所述第一二维金属质接触件与所述第二二维金属质接触件的中间的所述沟道区上。所述第一金属接触件，相对于所述沟道区设置在所述第一二维金属质接触件的相对的侧处。所述第二金属接触件，相对于所述沟道区设置在所述第二二维金属质接触件的相对的侧处。所述第一二维金属质接触件及所述第二二维金属质接触件从侧面接触所述沟道区以形成侧向半导体
‑
金属质结。
[0004]本公开实施例的一种半导体器件，包括：衬底、二维半导体材料的条带、二维金属质材料的层、金属块以及栅极结构。所述二维半导体材料的条带，设置在所述衬底上。所述二维金属质材料的层，以位于所述条带的相对侧处的堆叠形式设置在所述衬底之上。所述金属块，在所述二维金属质材料的所述层的所述堆叠的外侧壁上延伸。所述栅极结构，在所述二维金属质材料的所述层的所述堆叠的中间设置在所述二维半导体材料的所述条带上。所述二维半导体材料的所述条带沿着第一方向及与所述第一方向垂直的第二方向在所述衬底上延伸，且位于所述二维金属质材料的所述层与所述二维半导体材料的所述条带之间的半导体
‑
金属质结沿着选自所述第一方向及所述第二方向中的至少一个方向以及沿着与所述第一方向及所述第二方向垂直的第三方向延伸。
[0005]本公开实施例的一种半导体器件的制造方法，包括：在衬底上形成二维半导体材料的片材；在所述二维半导体材料的相对侧处形成二维金属质材料的堆叠层，其中所述二维金属质材料的所述堆叠层的厚度大于所述二维半导体材料的所述片材的厚度，且半导体
‑
金属质结平行于所述二维金属质材料的所述堆叠层的内侧壁延伸；将所述二维半导体材料的所述片材图案化，以形成所述二维半导体材料的条带；在所述衬底之上设置金属材料，其中所述金属材料在所述二维金属质材料的所述堆叠层的外侧壁上延伸，且所述外侧壁与所述内侧壁相对；以及在所述二维半导体材料的所述条带上形成栅极结构，其中所述
栅极结构接触所述二维金属质材料的所述堆叠层的所述内侧壁。
附图说明
[0006]结合附图阅读以下详细说明会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1A到图1K是在根据本公开一些实施例的半导体器件的制造工艺期间形成的结构的示意性透视图。
[0008]图2A到图2K是根据本公开一些实施例的分别在图1A到图1K中示出的结构的示意性剖视图。
[0009]图3是根据本公开一些实施例的半导体器件的组件的示意性表示。
[0010]图4A及图4B是在根据本公开一些实施例的半导体器件的制造工艺期间形成的结构的示意性透视图。
[0011]图5A及图5B是根据本公开一些实施例的分别在图4A及图4B中示出的结构的示意性剖视图。
[0012]图6是根据本公开一些实施例的半导体器件的组件的示意性表示。
[0013]图7是根据本公开一些实施例的半导体器件的组件的示意性俯视图。
[0014]图8A及图8B是在根据本公开一些实施例的半导体器件的制造工艺期间形成的结构的示意性透视图。
[0015]图9A及图9B是根据本公开一些实施例的分别在图8A及图8B中示出的结构的示意性剖视图。
[0016]图10A及图10B是在根据本公开一些实施例的半导体器件的制造工艺期间形成的结构的示意性透视图。
[0017]图11A及图11B是根据本公开一些实施例的分别在图10A及图10B中示出的结构的示意性剖视图。
[0018]图12A及图12B是在根据本公开一些实施例的半导体器件的制造工艺期间形成的结构的示意性透视图。
[0019]图13A及图13B是根据本公开一些实施例的分别在图12A及图12B中示出的结构的示意性剖视图。
[0020]图14是根据本公开一些实施例的半导体器件的组件的示意性表示。
具体实施方式
[0021]以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。为简化本公开，下文阐述组件及排列的具体实例。当然，这些仅为实例而非旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可不直接接触的实施例。此外，本公开可能在各种实例中重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，而不是自身指示所论述的各种实施例和/或配置之间的关系。
[0022]此外，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语以方便阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。除图中所绘示的取向以外，所述空间相对性用语旨在还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文所使用的空间相对性描述语可同样相应地作出解释。
[0023]图1A到图1K是示出在根据本公开一些实施例的半导体器件D10的制造工艺期间产生的结构的示意性透视图。图2A到图2K分别是图1A到图1K中示出的结构沿着Y方向在线I
‑
I
’
的水平高度(level height)处在XZ平面中截取的示意性剖视图。方向X、Y、Z形成一组正交笛卡尔坐标(orthogonal Cartesian coordinates)。参照图1A及图2A，提供衬底100。在一些实施例中，图1A到图1K中所示的制造工艺可为前道工序(front
‑
end
‑
of
‑
line，FEOL)工艺，且衬底100可为半导体衬底、绝缘体上半导体(semiconductor
‑
on
‑
insulator)衬底等。举例来说，衬底100可包含一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：沟道区，包含二维半导体材料；第一二维金属质接触件，设置在所述沟道区的一侧处且包含二维金属质材料；第二二维金属质接触件，设置在所述沟道区的相对的侧处且包含所述二维金属质材料；栅极结构，设置在所述第一二维金属质接触件与所述第二二维金属质接触件的中间的所述沟道区上；第一金...

【专利技术属性】
技术研发人员：李明洋，李连忠，叶涵，张文豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：