半导体器件制造技术

本发明专利技术公开了半导体器件。一种半导体器件，包含：n

【技术实现步骤摘要】
半导体器件
[0001]本申请是分案申请，其母案申请的申请号为2016110315721，申请日为2016年11月22日，专利技术名称为“半导体器件及其制造方法”。
[0002]相关申请的引证
[0003]本申请要求于2016年7月5日提交至韩国知识产权局的韩国专利申请第10
‑
2016
‑
0084838号的优先权权益，其全部内容通过引证方式结合于此。


[0004]本公开内容涉及包含碳化硅(SiC)的半导体器件及其制造方法。

技术介绍

[0005]为了减小在大电流量流动时的导电状态下的功率损耗，功率半导体器件应该具有低导通电阻或者低饱和电压。此外，功率半导体器件应该具有其PN结处经受反向高压的特性，反向高压在功率半导体器件关断或者当开关断开时可能施加至功率半导体器件的相对端，即，功率半导体器件应该具有高击穿电压的特性。
[0006]当满足电气条件和物理条件的各种功率半导体器件封装为一个模块时，封装模块中包含的半导体器件的数目及其电气规格可以根据系统要求的条件而改变。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：n
‑
型层，布置在n+型碳化硅衬底的第一表面上；第一沟槽和第二沟槽，形成在所述n
‑
型层中并且所述第一沟槽和第二沟槽彼此分离；n+型区，布置在所述第一沟槽的侧面与所述第二沟槽的侧面之间，并且所述n+型区布置在所述n
‑
型层上；栅极绝缘层，布置在所述第一沟槽内；源极绝缘层，布置在所述第二沟槽内；栅极，布置在所述栅极绝缘层上；氧化层，布置在所述栅极上；源极，布置在所述氧化层、所述n+型区及所述源极绝缘层上；漏极，布置在所述n+型碳化硅衬底的第二表面上；以及p型区，布置在所述第二沟槽的两个侧面上，其中，所述p型区布置在所述第二沟槽的侧面与所述n
‑
型层之间，其中，所述p型区包围所述第二沟槽的拐角并且在所述第二沟槽的所述拐角下方延伸。2.根据权利要求1所述的半导体器件，其中，所述n+型区布置在所述p型区的第一部分和所述n<...

【专利技术属性】
技术研发人员：周洛龙，郑永均，朴正熙，李钟锡，千大焕，
申请(专利权)人：起亚株式会社，
类型：发明
国别省市：