制造半导体器件的方法和采用此方法获得的半导体器件技术

本发明专利技术涉及一种制造半导体器件（１０）的方法，该半导体器件具有衬底（１１）和至少具有一个半导体元件（Ｅ）的半导体主体（１２），其中在半导体主体（１２）的表面上形成了台面状半导体区域（１），在台面状半导体区域（１）上沉积了绝缘层（２），台面状半导体区域（１）顶部的绝缘层厚度小于与半导体区域（１）邻接的区域（３）中的绝缘层厚度，随后去除绝缘层（２）在台面状半导体区域（１）上的部分，以露出台面状半导体区域（１）的上面，并且随后在得到的结构上沉积与台面状半导体区域（１）接触的导电层（４）。根据本发明专利技术，采用高密度等离子体沉积工艺来沉积绝缘层（２）。这种工艺尤其适于制造具有例如纳米线形式的小台面状区域（１）的器件。优选地，在沉积绝缘层（２）前，采用另外的保形沉积工艺来沉积另一薄的绝缘层（５）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及制造半导体器件的方法，该半导体器件具有衬底和 至少具有一个半导体元件的半导体主体，其中在半导体主体的表面上 形成了台面状半导体区域，在台面状半导体区域上沉积了绝缘层，其 中该绝缘层在台面状半导体区域顶部的厚度小于其在与该台面状半 导体区域邻接的区域中的厚度，随后去除绝缘层在台面状半导体区域 顶部的部分，从而露出台面状半导体区域的上面，并且随后在所得到 的结构上沉积与台面状半导体区域接触的导电层。本专利技术还涉及采用 此方法获得的半导体器件。这种方法很适合制造类似ic (集成电路)的半导体器件或诸如包括纳米线元件的分立器件之类的其它器件。在这里，具有纳米线的主体至少具有一个介于0. 5nm到100nm之间尤其是介于lnm到50nm 之间的侧向尺寸。优选地，纳米线在两个侧向方向上具有介于所述范 围的尺寸。在这里还应该注意，在半导体工艺中，接触半导体中的极 其小的尺寸是具有挑战的技术。然而，虽然台面状半导体区域被设计 为尤其包括纳米线，但是本专利技术也适用于具有其它尺寸的台面状半导 体区域。台面状区域意味着该区域在半导体主体的表面上形成了突 起。背景技术从在2003年1本文档来自技高网...

【技术保护点】
一种制造半导体器件（１０）的方法，该半导体器件具有衬底（１１）和至少具有一个半导体元件（Ｅ）的半导体主体（１２），其中在半导体主体（１２）的表面上形成台面状半导体区域（１），在所述台面状半导体区域（１）上沉积绝缘层（２），在所述台面状半导体区域（１）顶部上的绝缘层厚度小于与所述半导体区域（１）邻接的区域（３）中的绝缘层厚度，随后去除所述绝缘层（２）在台面状半导体区域（１）上的部分以露出所述台面状半导体区域（１）的上面，并且随后在得到的结构上沉积与所述台面状半导体区域（１）接触的导电层（４），所述方法的特征在于采用高密度等离子体沉积工艺来沉积所述绝缘层（２）。

【技术特征摘要】
【国外来华专利技术】EP 2005-11-16 05110790.21.一种制造半导体器件(10)的方法，该半导体器件具有衬底(11)和至少具有一个半导体元件(E)的半导体主体(12)，其中在半导体主体(12)的表面上形成台面状半导体区域(1)，在所述台面状半导体区域(1)上沉积绝缘层(2)，在所述台面状半导体区域(1)顶部上的绝缘层厚度小于与所述半导体区域(1)邻接的区域(3)中的绝缘层厚度，随后去除所述绝缘层(2)在台面状半导体区域(1)上的部分以露出所述台面状半导体区域(1)的上面，并且随后在得到的结构上沉积与所述台面状半导体区域(1)接触的导电层(4)，所述方法的特征在于采用高密度等离子体沉积工艺来沉积所述绝缘层(2)。2. 根据权利要求l所述的方法，其特征在于采用蚀刻步骤，优 选为湿法蚀刻步骤来露出所述台面状半导体区域(1)的上面。3. 根据权利要求1或2的方法，其特征在于，在沉积所述绝缘 层(2)之前沉积了另一绝缘层(5)，该另一绝缘层(5)的厚度小 于所述绝缘层(2)的厚度，并且该另一绝缘层(5)是采用保形沉积 工艺来沉积的。4. 根据权利要求3的方法，其特征在于釆用化学气相沉积工艺 来沉积所述另一绝缘层(5)。5. 根据权利要求3或4的方法，其特征在于采用二氧化硅作为 所述绝缘层(2)的材料和所述另一绝缘层(5)的材料。6. 根据前述权利要求中的任一权利要求所述的方法，...

【专利技术属性】
技术研发人员：维贾亚哈万马达卡塞拉，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]