沟渠式功率晶体管的制备方法技术

一种沟渠式功率晶体管的制备方法，首先形成一具有多个开口的掩模层于一半导体基板上，并局部去除该开口下方的半导体基板以形成多个以阵列方式设置的沟渠于该半导体基板中。接着，涂布一覆盖该掩模层表面的光致抗蚀剂层。定义该光致抗蚀剂层并去除未被该光致抗蚀剂层覆盖的掩模层而形成一掩模区块，其定义该阵列区并曝露在该阵列区内的半导体基板。

【技术实现步骤摘要】

本专利技术涉及一种，特别涉及一种使用单一 蚀刻掩模定义两种图案(阵列区与沟渠的形状)的。
技术介绍
金属氧化物半导体(Metal-Oxide-Semiconductor， MOS)功率晶体管由于 具有节省电能及快速切换等优点，目前已广泛取代现有的双载流子晶体管， 应用于切换式电源供应器及手提式电子装置等领域。图1至图6例示现有功率晶体管的沟渠结构10的制备方法。首先形成一氧 化硅层14于 一基板12上，其中该基板12包括一N+硅层12A及一N-硅层12B 。 之后，利用^f鼓影工艺形成一光致抗蚀剂层16于该氧化硅层14上，再利用包括 緩沖氢氟酸为蚀刻液进行一湿蚀刻工艺以局部去除未被该光致抗蚀剂层16 覆盖的氧化硅层14而形成一氧化硅区块14',其定义一阵列区18的图案，如图 2所示。参考图3，将该光致抗蚀剂层16去除之后，进行一沉积工艺以形成一覆 盖该阵列区18及该氧化硅区块14'的介电层20。该介电层20的制备可先沉积一 原硅酸四乙酉旨(Tetraethoxysilane， TEOS)层，再以约850。C的温度进行一回火 工艺约15分钟。之后，利用微影工艺形成一具有多个开口24的光致抗蚀剂层 22于该介电层20上，再进行一蚀刻工艺以局部去除该开口24下方的介电层20 直到该N—硅层12B的表面，如图4所示。参考图5，将该光致抗蚀剂层22去除之后，利用该介电层20为蚀刻掩模 ,进行一蚀刻工艺以局部去除未被该介电层20覆盖的N—硅层12B至一预定深 度形成多个沟渠26于该N—硅层12B之中。之后，将该介电层20去除以完成该 沟渠结构IO，如图6所示。惟，该氧化硅区块14'亦经历去除该介电层20的湿 蚀刻工艺而被局部蚀刻而减少宽度及厚度，因此必须预留宽度方可补偿因蚀 刻而减少的宽度，增加了工艺控管难度。
技术实现思路
本专利技术的主要目的是提供一种，其使用单 一蚀刻掩模定义阵列区与沟渠两种图案。为达成上述目的，本专利技术提出一种，首先 形成一具有至少 一开口的第 一掩模于一基板上，再进行一第 一蚀刻工艺以局 部去除该开口下方的基^1而形成至少一沟渠于该基板中。之后，形成一局部 覆盖该第 一掩模的第二掩模，再进行一第二蚀刻工艺以局部去除未被该第二 掩模覆盖的第一掩模，而残留的第一掩模则定义一阵列区。根据上述目的，本专利技术提出一种，其首先 形成一具有多个开口的掩模层于一半导体基板上，并局部去除该开口下方的 半导体基板以形成多个以阵列方式设置的沟渠于该半导体基板中。接着，涂 布一覆盖该掩模层表面的光致抗蚀剂层，并利用曝光显影工艺定义该光致抗 蚀剂层，再去除未被该光致抗蚀剂层覆盖的掩模层而形成一氧化硅区块，其 定义该阵列区的图案并曝露在该阵列区内的半导体基板。现有技术必须使用两个膜层分别定义两个图案。相对地，本专利技术先以该 掩模层定义该沟渠的图案，再改变该掩模层的形状以定义该阵列区的图案， 亦即本专利技术使用单一膜层定义该阵列区与该沟渠两种图案。附图说明图1至图6例示现有功率晶体管的沟渠结构的制备方法；以及 图7至图13例示本专利技术的。 附图标记说明10沟渠结构12基板12AN+硅层12BN—硅层14氧化硅层14'氧化硅区块16光致抗蚀剂层18阵列区20介电层22光致抗蚀剂层24开口26沟渠40沟渠式功率晶体管42半导体基板42AN+硅层42BN—硅层44掩模层44'掩模区块46 沟渠光致抗蚀剂层 48 开口50 沟渠 52 阵列区54 有源区域光致抗蚀剂层 56 栅极氧化层58 多晶硅区块 60 P掺杂区62 N+摻杂区 64 载流子通道具体实施方式图7至13例示本专利技术的沟渠式功率晶体管40的制备方法。首先进行一介 电层于一半导体基板42上，例如利用热氧化工艺形成一厚度约6000埃的氧化 硅层，其中该半导体基板42包括一N+硅层42A及一N—硅层42B。之后，利用 微影工艺形成一具有多个开口 48的沟渠光致抗蚀剂层46于该氧化硅层上，再 进行一蚀刻工艺以局部去除该开口 48下方的氧化硅层直到该N -硅层42B的 表面以形成一掩才莫层44。参考图8，将该沟渠光致抗蚀剂层46去除之后，利用该掩^^莫层44为第一 蚀刻掩模，进行一干蚀刻工艺以局部去除未被该掩模层44覆盖的N—硅层42B 至一预定深度以形成多个沟渠50于该N—硅层42B之中。之后，进行一热氧化 工艺以圓弧化该沟渠50的转角，亦即消除尖角以避免完成的沟渠式功率晶体 管40发生尖端放电现象，如图9所示。参考图IO,涂布一覆盖该掩模层44表面的有源区域光致抗蚀剂层54，并 利用曝光工艺改变在一阵列区52内的有源区域光致抗蚀剂层54的分子结构，未改变的有源区域光致抗蚀剂层54则局部覆盖该掩模层44。之后，利用该有 源区域光致抗蚀剂层54为第二蚀刻掩才莫，进行一湿蚀刻工艺以局部去除未被 该有源区域光致抗蚀剂层54覆盖的掩模层44而形成一掩模区块44',其定义该 阵列区52并曝露在该阵列区52内的半导体基板42，如图11所示。特而言之， 该湿蚀刻工艺使用的蚀刻液包括氢氟酸，其实质上只蚀刻氧化硅(掩模层44) ,而不蚀刻单晶硅(N—硅层42B)。参考图12,进行一热氧化工艺以形成一栅极氧化层56于沟渠50的内壁， 并形成一填满该沟渠50的多晶硅区块58。之后，进行一掺杂工艺以形成一P 掺杂区60于该N—硅层42B之中，再进行另一掺杂工艺以形成一N +掺杂区62 于该P纟参杂区60上而完成该沟渠式功率晶体管40,如图13所示。特而言之，该多晶硅区块58作为栅极，该半导体基板42作为漏极，该N+掺杂区62则作为 源极，而该沟渠式功率晶体管40的载流子通道64则设置于该TsT硅层42B与该 N+掺杂区62间的P掺杂区60内且靠近该沟渠50侧壁。现有技术必须使用该氧化硅层14定义该阵列区18的图案，并使用该介电 层20定义该沟渠26的图案，亦即使用两个膜层分别定义两个图案。相对地， 本专利技术先以该掩模层44定义该沟渠50的图案，再改变该掩模层44的形状而成 为用以定义该阵列区52的图案的掩模区块44'，亦即本专利技术仅使用单一膜层定 义该阵列区52与该沟渠50两种图案，其省略现有形成该介电层20所需的沉积 工艺及回火工艺。此外，现有技术以该氧化硅区块14'定义该阵列区18的图案，惟该氧化硅导致宽度减少，因此必须预留宽度方可补偿因蚀刻而减少的宽度，明显增加 了工艺控管难度。相对地，本专利技术在完成定义该阵列区18的掩模区块44'之后 ,该掩模区块44'在后续工艺并未再经历任何可减少其宽度的湿蚀刻工艺，因 而宽度维持一定，工艺控制较容易。本专利技术的
技术实现思路
及技术特点已揭示如上，然而本领域技术人员仍可能 基于本专利技术的教示及揭示而作种种不背离本专利技术精神的替换及修饰。因此， 本专利技术的保护范围应不限于实施例所揭示者，而应包括各种不背离本专利技术的 替换及修饰，并为所附权利要求书所涵盖。本文档来自技高网...

【技术保护点】
一种沟渠式功率晶体管的制备方法，包括下列步骤：形成具有至少一开口的第一掩模于基板上；进行第一蚀刻工艺，局部去除该开口下方的基板以形成至少一沟渠于该基板中；形成局部覆盖该第一掩模的第二掩模；以及　进行第二蚀刻工艺，局部去除未被该第二掩模覆盖的第一掩模以定义阵列区。

【技术特征摘要】
1.一种沟渠式功率晶体管的制备方法，包括下列步骤形成具有至少一开口的第一掩模于基板上；进行第一蚀刻工艺，局部去除该开口下方的基板以形成至少一沟渠于该基板中；形成局部覆盖该第一掩模的第二掩模；以及进行第二蚀刻工艺，局部去除未被该第二掩模覆盖的第一掩模以定义阵列区。2. 根据权利要求l的沟渠式功率晶体管的制备方法，其中形成具有至少 一开口的第 一掩模于基板上包括形成介电层于该基板上；形成局部覆盖该介电层的光致抗蚀剂层；以及局部去除未被该光致抗蚀剂层覆盖的介电层以形成该第 一掩模。3. 根据权利要求l的沟渠式功率晶体管的制备方法，其中该第一掩模的 材质是氧化硅。4. 根据权利要求l的沟渠式功率晶体管的制备方法，其中该第一蚀刻工 艺是干蚀刻工艺。5. 根据权利要求l的沟渠式功率晶体管的制备方法，其中形成局部覆盖 该第 一掩模的第二掩模包括涂布覆盖该第 一掩模表面的光致抗蚀剂层；利用曝光显影工艺定义该光致抗蚀剂层而形成该第二掩模。6. 根据权利要求l的沟渠式功率晶体管的制备方法，其中该第二掩模的 材质是光致抗蚀剂。7. 根据权利要求l的沟渠式功率晶体管的制备方法，其中该第二蚀刻工 艺是湿蚀刻工艺。8. 根据权利要求7的沟渠式功率晶体管的制备方法，其中该湿蚀刻工艺 使用的蚀刻液包括氢氟酸。9. 根据权利要求l的沟渠式功率晶体管的制备方法，其中该基板包括N4 硅层以及设置于该N+硅层上的N—硅层，而该沟渠设置于该N—硅层之中。10. 根据权利要求l的沟渠式功率晶体管的制备方法，其另包括下列步骤形成栅极氧化层于该沟渠的内壁； 形成导电区块于该沟渠内；以及 形成掺杂区于该沟渠侧边的基板中。11. 根据权利要求10的沟渠式功率晶...

【专利技术属性】
技术研发人员：张大庆，陈锰宏，陈武雄，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]