半导体器件及其制造方法技术

本发明专利技术提供一种具有闪存单元且能够提高成品率的半导体器件及其制造方法。该半导体器件的制造方法包括：使用具有遮光图案１０２的曝光用掩模１０５对光致抗蚀剂进行曝光的工序，所述遮光图案１０２具有二个以上的宽度狭窄部１０４；对光致抗蚀剂进行显影，形成多个带状的抗蚀图案６８的工序；将抗蚀图案６８用作掩模，选择性地对第一导电膜６７进行蚀刻的工序；在第一导电膜６７上形成中间绝缘膜６９的工序；在中间绝缘膜６９上形成第二导电膜７４的工序；对第一导电膜６７、中间绝缘膜６９以及第二导电膜７４进行图案成形，从而形成闪存单元ＦＬ，并形成结构体９８的工序，所述结构体９８由依次形成下部导体图案、中间绝缘膜的切片以及虚设栅电极而成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。技术背景现在，即使切断电源也能够保持所存储信息的闪存(flash memory)使用 在手机这样的移动设备中，其技术已经被广泛普及。该闪存中的每一个存储单元(memory cell)是将隧道绝缘膜、浮栅 (Floating gate)、中间绝缘膜、控制栅(control gate)依次形成在半导体衬 底上而成的，这样的存储单元与周边电路一起集成成在半导体衬底上，从而 构成一个闪存。例如，在下述特許文献1至3中公开了上述的闪存。在闪存的制造工序中，进行通过对导电膜进行图案成形来形成控制栅的 工序这样的各种图案成形工序，在图案成形之后若残留有多余的膜，则由于 该膜剥落并再附着在其他部分上，从而该部分变成图案不良，进而产生半导 体器件的成品率低这样的问题。此外，不仅限于闪存，在一般的半导体器件的制造工序中，伴随着图案 的细微化，因曝光工序中的光学邻近(optical proximity)效果而产生的浮栅 等的设备图案的变形变得明显。为了防止这样的图案变形，通常对中间掩模 (reticle)(曝光用掩模)的遮光图案实施所谓的OPC (Optical Proximity Correction:光学邻近校正)形状補正，使得该遮光图案的投影像变成设备图 案的设计形状。例如，在下述特許文献4中，作为对带状的重复图案的OPC，提案了斜 向切去各图案的角的補正。特許文献1: JP特开2005-129760号公报 特許文献2: JP特开2005-142362号公报 特許文献3: JP特开2005-244086号公报 特許文献4: JP特开平1-188857号公报
技术实现思路
本专利技术的目的在于提供一种，具有闪存单元，能够提高成品率的半导体 器件及其制造方法。根据本专利技术的一个观点，提供一种半导体器件，其特征在于，具有 半导体衬底；多个带状的有源区域，其在上述半导体衬底上被划定，相 互平行且隔开有间隔；元件分离绝缘膜，其形成在上述半导体衬底上，并包 围上述有源区域；闪存单元，其在上述有源区域上依次形成有隧道绝缘膜、 浮栅、中间绝缘膜以及控制栅；岛状的下部导体图案，其针对上述有源区域 的每一个，形成在上述有源区域的末端的上述元件分离绝缘膜上，并由与上 述浮栅相同的材料构成；上述中间绝缘膜的切片，其以覆盖上述多个下部导 体图案的方式形成，并由该下部导体图案的每一个共享；虚设导体图案，其 由与上述控制栅相同的材料构成，形成在上述中间绝缘膜的切片上，并由上 述下部导体图案的每一个共享；上述中间绝缘膜的栅栏，其在上述元件分离 区域上，沿着上述有源区域从上述浮栅的侧面向上述下部导体图案的侧面延此外，根据本专利技术的另一观点，提供一种半导体器件的制造方法，其特 征在于，包括通过在半导体衬底上形成元件分离绝缘膜，在上述半导体衬 底上划定相互平行且隔开有间隔的多个带状的有源区域的工序；在位于上述 有源区域的上述半导体衬底上形成隧道绝缘膜的工序；分别在上述隧道绝缘 膜和上述元件分离绝缘膜上形成第一导电膜的工序；在上述第一导电膜上涂 敷光致抗蚀剂的工序；使用曝光用掩模，对上述光致抗蚀剂进行曝光的工序， 所述曝光用掩模具有在透明基板上相互平行地形成了多个带状的遮光图案的 结构，所述遮光图案具有向末端宽度依次变窄的二个以上的宽度狭窄部；对 上述光致抗蚀剂进行显影，形成包含上述多个有源区域的每一个且相互分开 的多个带状的抗蚀图案的工序；将上述抗蚀图案用作掩模，选择性地对上述 第一导电膜进行蚀刻的工序；除去上述抗蚀图案的工序；在除去上述抗蚀图 案之后，分别在上述元件分离绝缘膜和上述第一导电膜上形成中间绝缘膜的 工序；在上述中间绝缘膜上形成第二导电膜的工序；通过对上述第一导电膜、 上述中间绝缘膜以及上述第二导电膜进行图案成形，在上述有源区域上形成 依次形成有上述隧道绝缘膜、浮栅、上述中间绝缘膜以及控制栅的闪存单元，并在上述有源区域的末端的上述元件分离绝缘膜上形成依次形成有岛状的下 部导体图案、上述中间绝缘膜的切片以及虚设栅电极的结构体的工序。 下面，对本专利技术的作用进行说明。根据本专利技术，在对光致抗蚀剂进行曝光的工序，使用具有多个带状的遮 光图案的光用掩模，所述遮光图案具有朝向末端宽度依次变窄的二个以上的宽度狭窄部。通过设置二个以上的这样的宽度狭窄部，能够防止因光学邻近效果而引 起的焦点范围的减小，即使曝光时的聚焦稍微偏移，也能够防止投影像彼此 之间相接。其结果，在将抗蚀图案用作掩模，选择性地对第一导电膜进行蚀刻的工 序中，将第一导电膜进行图案成形为降低了因光学邻近效果而引起的图案的 变形量的带状，从而抑制因光学邻近效果而产生的图案成形后的第一导电膜 彼此之间的相互连接。在此，在形成闪存单元和结构体的工序中，形成有第一导电膜的侧面的 中间绝缘膜未被蚀刻，从而作为栅栏而留下。此外，由于第一导电膜图案成 形为抑制了因光学邻近效果而引起的图案变形的带状，也抑制了控制栅和虚 设导体图案之间的栅栏的伴随图案变形所产生的弧度，成为真正的直线状。这样的直线状的栅栏是不同种类的形状之间的组合，例如，与曲线和直 线组合得到的栅栏相比较，在工序中很难剥落。因此，在本专利技术中，能够防 止因剥落的栅栏附着在其他的部分而产生该部分的图案不良的情况，从而能 够提高半导体器件的成品率。另外，在本专利技术中，由于用虚设导体图案覆盖了中间绝缘膜的切片，即 使第一导电膜的先端部分因光学邻近效果而带有弧度，反映出该部分的第一 导电膜的形状的曲线状的台阶部分形成为切片，也因为虚设导体图案成为蚀 刻掩模，所以台阶部分不会成为栅栏。因此，不会形成该曲线状的不稳定的 栅栏，能够更进一步有效地避免伴随着栅栏的产生而产生的半导体器件的成 品率低下的情况。附图说明图1是假想的半导体器件的制造过程中的截面图(其l)。图2是假想的半导体器件的制造过程中的截面图(其2)。 图3是假想的半导体器件的制造过程中的截面图(其3)。图4是假想的半导体器件的制造过程中的截面图(其4)。 图5是假想的半导体器件的制造过程中的截面图(其5)。 图6是假想的半导体器件的制造过程中的截面图(其6)。 图7是假想的半导体器件的制造过程中的截面图(其7)。 图8是假想的半导体器件的制造过程中的截面图(其8)。图9是假想的半导体器件的制造过程中的截面图(其9)。图10是假想的半导体器件的制造过程中的截面图(其10)。图11是假想的半导体器件的制造过程中的截面图(其11)。图12是假想的半导体器件的制造过程中的截面图(其12)。图13是假想的半导体器件的制造过程中的截面图(其13)。图14是假想的半导体器件的制造过程中的截面图(其14)。图15是假想的半导体器件的制造过程中的截面图(其15)。图16是假想的半导体器件的制造过程中的截面图(其16)。图17是假想的半导体器件的制造过程中的俯视图(其1)。图18是假想的半导体器件的制造过程中的俯视图(其2)。图19是假想的半导体器件的制造过程中的俯视图(其3)。图20是假想的半导体器件的制造过程中的俯视图(其4)。图21是假想的半导体器件的制造过程中的俯视图(其5)。图22是假想的半导体器件的制造过程中的俯视图(其6)。图23是假想的半导体器件的制造过程中的俯视图(其7)。图2本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具有：半导体衬底；多个带状的有源区域，其在上述半导体衬底上被划定，相互平行且隔开有间隔；元件分离绝缘膜，其形成在上述半导体衬底上，并包围上述有源区域；闪存单元，其在上述有源区域上依次形成有隧道绝缘膜、浮栅、中间绝缘膜以及控制栅；岛状的下部导体图案，其针对上述有源区域的每一个，形成在上述有源区域的末端的上述元件分离绝缘膜上，并由与上述浮栅相同的材料构成；上述中间绝缘膜的切片，其以覆盖上述多个下部导体图案的方式形成，并由该下部导体图案的每一个共享；虚设导体图案，其由与上述控制栅相同的材料构成，形成在上述中间绝缘膜的切片上，并由上述下部导体图案的每一个共享；上述中间绝缘膜的栅栏，其在上述元件分离区域上，沿着上述有源区域从上述浮栅的侧面向上述下部导体图案的侧面延伸。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，其特征在于，具有半导体衬底；多个带状的有源区域，其在上述半导体衬底上被划定，相互平行且隔开有间隔；元件分离绝缘膜，其形成在上述半导体衬底上，并包围上述有源区域；闪存单元，其在上述有源区域上依次形成有隧道绝缘膜、浮栅、中间绝缘膜以及控制栅；岛状的下部导体图案，其针对上述有源区域的每一个，形成在上述有源区域的末端的上述元件分离绝缘膜上，并由与上述浮栅相同的材料构成；上述中间绝缘膜的切片，其以覆盖上述多个下部导体图案的方式形成，并由该下部导体图案的每一个共享；虚设导体图案，其由与上述控制栅相同的材料构成，形成在上述中间绝缘膜的切片上，并由上述下部导体图案的每一个共享；上述中间绝缘膜的栅栏，其在上述元件分离区域上，沿着上述有源区域从上述浮栅的侧面向上述下部导体图案的侧面延伸。2. 如权利要求1所述的半导体器件，其特征在于，上述控制栅和上述虚 设导体图案为带状，该带状是指，在与上述有源区域的延伸方向垂直的方向 上相互平行地延伸的带状形状。3. 如权利要求1所述的半导体器件，其特征在于，上述中间绝缘膜由 ONO膜构成。4. 如权利要求1所述的半导体器件，其特征在于，上述虚设导体图案由 多晶硅构成。5. —种半导体器件的制造方法，其特征在于，包括通过在半导体衬底上形成元件分离绝缘膜，在上述半导体衬底上划定相互平行且隔开有间隔的多个带状的有源区域的工序；在位于上述有源区域的上述半导体衬底上形成隧道绝缘膜的工序； 分别在上述隧道绝缘膜和上述元件分离绝缘膜上形成第一导电膜的工序；在上述第一导电膜上涂敷光致抗蚀剂的工序；使用曝光用掩模，对上述光致抗蚀剂进行曝光的工序，所述曝光用掩模 具有在透明基板上相互平行地形成了多个带状的遮光图案的结构，所述遮光 图案具有向末端宽度依次变窄的二个以上的宽度狭窄部；对上述光致抗蚀剂进行显影，形成包含上述多个有源区域的每一个且相 互分开的多个带状的抗蚀图案的工序；将上述抗蚀图案用作掩模，选择性地对上述第一导电膜进行蚀刻的工序;除去上述抗蚀图案的工序；在除去上述抗蚀图案之后，分别在上述元件分离绝缘膜和上述第一导电 膜上形成中间绝缘膜的工序；在上述中间绝缘...

【专利技术属性】
技术研发人员：中川进一，三宫逸郎，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]