提高LDD掺杂层方块电阻的测量精度的方法及结构技术

一种提高ＬＤＤ掺杂层方块电阻的测量精度的方法，包括：提供半导体衬底；在所述半导体衬底中形成具有第一掺杂离子的第一掺杂层和具有第二掺杂离子的第二掺杂层；所述第一掺杂层位于所述第二掺杂层下方，且与所述第二掺杂层接触；对具有第一掺杂层和第二掺杂层的半导体衬底执行退火工艺；退火后，测量所述第二掺杂层的方块电阻。本发明专利技术还提供一种提高ＬＤＤ掺杂层方块电阻的测量精度的结构。本发明专利技术的方法可减小衬底对测量结果的影响。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种提高轻掺杂漏极的方法及结构。
技术介绍
随着互补金属氧化物半导体晶体管(CMOS)技术的不断进步，集成 度越来越高，栅极的线宽越来越小，栅极结构下面的导电沟道的长度也 不断的减小。为抑制由于导电沟道长度的减小引起的源极和漏极之间漏电流的产 生，引入LDD注入工艺，即在进行源极和漏极的重掺杂之前，先用分子 量较大的离子进行浅结注入。LDD工艺中，需要注入的能量低，结深较浅，注入后的方块电阻要 尽可能的小；专利申请号为US7105427的美国专利公开了一种浅结注入的 方法，在其公开的专利文件中，通过高能离子轰击所述在半导体衬底表 面，在半导体衬底表面产生较多的空穴；接着进行第一摻杂离子注入； 然后执行退火工艺；所述第一掺杂离子为硼，所述半导体衬底表面的空 穴可阻止在注入使第一摻杂离子注入过深。业界的工艺人员在研发如何能够形成浅结的LDD掺杂层的同时，也 不得不面对如何对浅结的LDD掺杂层进行电性测试的问题，例如对掺杂 层方块电阻的测量。现有的一种技术中，采用四探针测量LDD掺杂层的方块电阻。在测 量时，首先在棵片(Bare Wafer)上执行LDD工艺，形成浅结的LDD掺杂层， 然后用探针接触所述LDD摻杂层，进行方块电阻测量。然而由于LDD的掺杂层的结深较浅，例如在65nm工艺，LDD的结深 已经能够达到30nm，甚至更小，在用探针操作时，探针很容易扎穿该LDD 掺杂层，如图1所示，由于探针104已经接触到LDD掺杂层102以下的半导 体村底IOO,会造成测量结果不准确，重复性较差。
技术实现思路
本专利技术提供一种提高LDD掺杂层方块电阻测量精度的方法及结 构，本专利技术可减小半导体村底对测量结果的影响。本专利技术提供的一种提高LDD掺杂层方块电阻的测量精度的方法， 包括提供半导体衬底；在所述半导体衬底中形成具有第一掺杂离子的第一掺杂层和具有 第二掺杂离子的第二掺杂层；所述第一掺杂层位于所述第二掺杂层下方，且与所述第二掺杂层接触；对具有第一掺杂层和第二掺杂层的半导体衬底执行退火工艺； 退火后，测量所述第二#^杂层的方块电阻。可选的，所述第二掺杂离子的分子量大于所述第一掺杂离子的分子量。可选的，在所述半导体衬底中形成第一掺杂层和第二掺杂层的步骤 如下对所述半导体村底执行表面预非晶化注入； 对已执行表面预非晶化注入的半导体衬底执行第 一掺杂离子注入， 形成第一掺杂层；对具有所述第一掺杂层的半导体衬底执行碳或氟注入； 完成碳或氟注入后，对所述半导体衬底执行第二掺杂离子注入，形 成第二掺杂层；其中，所述第 一掺杂离子注入的深度大于所述第 一掺杂离子注入的 深度。可选的，在所述半导体衬底中形成第一掺杂层和第二掺杂层的步骤 如下对所述半导体衬底执行表面预非晶化注入；对已执行表面预非晶化注入的半导体衬底执行碳或氟注入；完成碳或氟注入后，对所述半导体衬底执行第一掺杂离子注入，形 成第一掺杂层；对形成第 一掺杂层的半导体衬底执行第二掺杂离子注入，形成第二掺杂层；其中，所述第一掺杂离子注入的深度大于所述第一摻杂离子注入的 深度。可选的，在所述半导体衬底中形成第 一掺杂层和第二#^杂层的步骤:i口下对所述半导体衬底执行第一掺杂离子注入，形成第一掺杂层； 对形成有第 一掺杂层的半导体衬底执行表面预非晶化注入； 对执行表面预非晶化注入后的半导体衬底执行碳或氟注入； 完成碳或氟注入后，对所述半导体衬底执行第二掺杂离子注入，形 成第二掺杂层；其中，所述第一掺杂离子注入的深度大于所述第一掺杂离子注入的 深度。可选的，在所述半导体衬底中形成第 一掺杂层和第二掺杂层的步骤 ^口下对所述半导体衬底执行表面预非晶化注入；对已执行表面预非晶化注入的半导体衬底执行碳或氟注入；完成碳或氟注入后，对所述半导体衬底执行第二掺杂离子注入，形 成第二掺杂层；对具有第二掺杂层的半导体衬底执行第 一掺杂离子注入，形成第一 掺杂层；其中，所述第 一掺杂离子注入的深度大于所述第 一掺杂离子注入的 深度。可选的，所述第二掺杂层为PLDD掺杂层。可选的，所述第一掺杂离子为铟，第二掺杂离子为硼。可选的，所述第一掺杂离子注入的能量为30至200KeV。 可选的，所述第一掺杂离子注入的剂量为5xlou至5xlOatom/cm2。 可选的，所述表面非晶化离子注入的杂质为Ge、 Si、 Sb中的一种。 可选的，所述退火为尖峰退火。 可选的，所述测量的方法为四探针法。 可选的，所述第二掺杂层为NLDD掺杂层。 可选的，所述第一掺杂离子为砷，第二掺杂离子为磷。 本专利技术还提供一种提高LDD掺杂层方块电阻的测量精度的结构， 包括半导体衬底；所述半导体衬底中的具有第二掺杂离子的第 一掺杂层和具有第二 掺杂离子的第二掺杂层；所述第一掺杂层位于所述第二掺杂层下方，且 与所述第二掺杂层接触。可选的，所述第二掺杂离子的分子量大于所述第一掺杂离子的分子量。可选的，所述第一掺杂离子为铟，第二掺杂离子为硼。 可选的，所述第一掺杂离子为砷，第二掺杂离子为磷。 与现有技术相比，本专利技术具有以下优点在测量具有第一掺杂离子的第一掺杂层(即LDD掺杂层)的方块 电阻时，在第二掺杂层下面形成第一掺杂层，形成的第一掺杂层位于所 述第二掺杂层的下面，且与所述第二掺杂层接触，在采用探测法测量第 二掺杂层的方块电阻时，若探针扎穿所述第二掺杂层后会进入第一掺杂 层，该第一掺杂层不会对测量结果造成较大的影响；即相对于硅衬底， 所述第一掺杂层对测量结果的影响较小，克服了由于探针穿过第二掺杂 层后直接与硅衬底接触而造成测量结果误差较大的缺陷，使得测量的第 二掺杂层的方块电阻较为准确，提高测量的精度；此外，该第一掺杂层不会对所述第二掺杂层的电性造成影响；通过形成第一掺杂层，也使得在测量第二掺杂层的方块电阻时，可 以釆用探针测量方法，例如四探针法，该方法操作简单，而且可以在半 导体衬底的不同位置进行，并可以根据测量结果绘制等值线，较为全面 的反应半导体衬底不同位置的方块电阻，以评估第二掺杂工艺在半导体 衬底不同位置的一致性。 附图说明图1为现有的一种探针法测量LDD掺杂层方块电阻时探针扎穿掺 杂层的示意图2至图4为与本专利技术的提高LDD掺杂层方块电阻测量精度的方 法的第 一 实施例相关的结构示意图5本专利技术的方法测量LDD掺杂层方块电阻时探针进入到第一掺 杂层的示意图6为与本专利技术的提高LDD掺杂层方块电阻测量精度的方法的第 二实施例相关的结构示意图7为与本专利技术的提高LDD掺杂层方块电阻测量精度的方法的第 三实施例相关的结构示意图8为与本专利技术的提高LDD掺杂层方块电阻测量精度的方法的第 四实施例相关的结构示意图。具体实施例方式下面结合附图对本专利技术的具体实施方式做详细的说明。 随着半导体制造工艺向65nm甚至更小的技术节点发展，CMOS制 造工艺中LDD的结深越来越浅，这给LDD掺杂层方块电阻的测量带来 解较大的困难；在用探针对LDD掺杂层进行方块电阻测量时，探针很 容易扎穿所述掺杂层，导致测量的结果受半导体衬底影响，测量结果不 准确，重复性差。本专利技术提供一种提高LDD掺杂层方块电阻测量精度的方法，即在 LDD掺杂层下方形成第一掺杂层，该第一掺杂层中的掺杂离子与LDD 掺杂层中的掺杂离子为同种类型本文档来自技高网...

【技术保护点】
一种提高ＬＤＤ掺杂层方块电阻的测量精度的方法，其特征在于，包括：　提供半导体衬底；　在所述半导体衬底中形成具有第一掺杂离子的第一掺杂层和具有第二掺杂离子的第二掺杂层；所述第一掺杂层位于所述第二掺杂层下方，且与所述第二掺杂层接触；　对具有第一掺杂层和第二掺杂层的半导体衬底执行退火工艺；　退火后，测量所述第二掺杂层的方块电阻。

【技术特征摘要】
1、一种提高LDD掺杂层方块电阻的测量精度的方法，其特征在于，包括 提供半导体衬底； 在所述半导体衬底中形成具有第一掺杂离子的第一掺杂层和具有第二掺杂离子的第二掺杂层；所述第一掺杂层位于所述第二掺杂层下方，且与所述第二掺杂层接触；对具有第一掺杂层和第二掺杂层的半导体衬底执行退火工艺；退火后，测量所述第二掺杂层的方块电阻。2、 如权利要求1所述的提高LDD掺杂层方块电阻测量精度的方法， 其特征在于所述第二掺杂离子的分子量大于所述第一掺杂离子的分子量。3、 如权利要求1所述的提高LDD掺杂层方块电阻测量精度的方法， 其特征在于，在所述半导体衬底中形成第一掺杂层和第二掺杂层的步骤 如下对所述半导体衬底执行表面预非晶化注入； 对已执行表面预非晶化注入的半导体衬底执行第 一掺杂离子注入， 形成第一掺杂层；对具有所述第 一掺杂层的半导体衬底执行碳或氟注入；完成碳或氟注入后，对所述半导体衬底执行第二掺杂离子注入，形 成第二掺杂层；其中，所述第 一掺杂离子注入的深度大于所述第 一掺杂离子注入的 深度。4、 如权利要求1所述的提高LDD掺杂层方块电阻测量精度的方法， 其特征在于，在所述半导体村底中形成第一掺杂层和第二掺杂层的步骤 如下对所述半导体衬底执行表面预非晶化注入；对已执行表面预非晶化注入的半导体衬底执行碳或氟注入； 完成碳或氟注入后，对所述半导体衬底执行第一掺杂离子注入，形成第一掺杂层；对形成第 一掺杂层的半导体衬底执行第二掺杂离子注入，形成第二 掺杂层；其中，所述第 一掺杂离子注入的深度大于所述第 一掺杂离子注入的 深度。5、 如权利要求1所述的提高LDD掺杂层方块电阻测量精度的方法， 其特征在于，在所述半导体衬底中形成第一掺杂层和第二掺杂层的步骤 如下对所述半导体衬底执行第一掺杂离子注入，形成第一掺杂层； 对形成有第一掺杂层的半导体衬底执行表面预非晶化注入； 对执行表面预非晶化注入后的半导体衬底才丸行碳或氟注入；完成碳或氟注入后，对所述半导体衬底执行第二掺杂离子注入，形 成第二4参杂层；其中，所述第一掺杂离子注入的深度大于所述第一掺杂离子注入的 深度。6、 如权利要求1所述的提高LDD掺杂层方块电阻测量精度的方法， 其特征在于，在所述半导体衬底中形成第一掺杂层和第二掺杂层的步骤 如下对所述半导体衬底...

【专利技术属性】
技术研发人员：何永根，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[]