一种三维沟槽电荷存储型IGBT及其制作方法技术

本发明专利技术涉及一种三维沟槽电荷存储型IGBT及其制作方法，属于功率半导体器件技术领域。本发明专利技术在传统沟槽电荷存储型IGBT的基础上引入与发射极金属等电位的分离栅电极和P型埋层，通过电荷补偿有效消除N型电荷存储层对器件击穿特性的不利影响，同时可以减小导通压降，改善了正向导通压降Vceon和关断损耗Eoff之间的折中关系。本发明专利技术在沿Z轴方向上引入分离栅电极使栅电极间隔式分布，减小沟道密度，同时寄生PMOS的开启对NMOS沟道具有电势钳位的效果，从而可以减小饱和电流、获得更宽的短路安全工作区(SCSOA)。另外，本发明专利技术有效的减小栅电容和栅电荷，从而提高了器件的开关速度，降低了器件的开关损耗。还有利于提高电流均匀性，提高器件可靠性。提高器件可靠性。提高器件可靠性。

【技术实现步骤摘要】
一种三维沟槽电荷存储型IGBT及其制作方法


[0001]本专利技术属于功率半导体器件
，具体涉及一种三维沟槽电荷存储型IGBT及其制作方法。

技术介绍

[0002]绝缘栅双极型晶体管(IGBT)是目前发展最快的一种混合型电力电子器件，它具有MOS输入、双极输出功能的MOS、双极相结合的特性，既有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高、开关损耗小的优点，又具有双极功率晶体管的电流密度大、饱和压降低、电流处理能力强、稳定性好的优点，在高压、大电流、高速三方面是其它功率器件不能比拟的，因而是电力电子领域理想的开关器件。
[0003]从20世纪70年代末80年代初IGBT被专利技术以来，人们一直致力于改善IGBT的性能，经过三十几年的发展，相继提出了包括沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)在内的数代IGBT器件结构来不断提升器件的性能。沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)是通过在P型基区下方引入具有较高掺杂浓度和一定厚度的N型电荷存储层来在P型基区下方引入空穴势垒，使得器件靠近发射极端的空穴浓度大大提升，而根据电中性要求此处电子浓度将大大增加，由此可以改善整个N
‑
漂移区的载流子浓度分布，增强N
‑
漂移区的电导调制效应，使IGBT获得了更低的正向导通压降以及更好的正向导通压降与关断损耗间的折中。随着N型电荷存储层掺杂浓度越高，CSTBT电导调制效应改善越大，器件的正向导通特性也就越好。但是随着N型电荷存储层掺杂浓度的不断提高，会造成CSTBT器件击穿电压显著降低，这会对器件的可靠性带来影响。另外对于沟槽型IGBT来说，为了提高IGBT处理电流的能力，提高芯片集成度，不断减小元胞宽度以及沟槽之间的间距。然而，随着沟道密度的增大，栅极电容会明显增加，IGBT的开关损耗也随之增大，同时，大的沟道密度导致IGBT的短路安全工作能力变差。

技术实现思路

[0004]本专利技术所要解决的技术问题是针对现有技术存在的问题，提供一种三维沟槽电荷存储型IGBT及其制作方法，从而改善载流子存储层的引入导致CSTBT击穿特性退化的影响，同时减小由于小的元胞宽度导致沟槽密度大带来的饱和电流和栅极电容过大的不利影响。
[0005]为解决上述技术问题，本专利技术实施例提供一种三维沟槽电荷存储型IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其元胞结构包括：沿Y轴方向，从下至上依次层叠设置的背部集电极金属11、P型集电区10、N型场阻止层9和N
‑
漂移区8；沿X轴方向，在N
‑
漂移区8的顶层具有侧面相互接触的P型埋层12和沟槽结构；沿Y轴方向，所述P型埋层12的顶层具有从下至上依次层叠设置的N型电荷存储层6和P型基区5；沿Z轴方向，在P型基区5的顶层具有侧面相互接触的N+发射区3和P+发射区4，且所述N+发射区3与所述P+发射区4相间式分布；
[0006]沟槽结构的深度大于P型埋层12的结深，所述沟槽结构包括栅电极71、栅介质层72、分离栅电极73和分离栅介质层74；沿Z轴方向，所述栅电极71在所述分离栅电极73的顶层间隔式分布，所述栅电极71的长度小于或等于位于相邻栅电极71之间的所述分离栅电极73的长度，且栅电极71下表面的深度大于P型埋层12的结深，小于分离栅电极73下表面的深度；所述栅电极71和所述分离栅电极73通过所述栅介质层72相隔离；所述栅电极71与所述N+发射区3、P型基区5、N型电荷存储层6、P型埋层12以及N
‑
漂移区8通过所述栅介质层72相连；所述分离栅电极73下表面的深度大于所述P型埋层12的结深；所述分离栅电极73与所述P+发射区4、P型基区5、N型电荷存储层6、P型埋层12以及N
‑
漂移区8通过所述分离栅介质层74相连；所述分离栅介质层74的厚度大于或等于所述栅介质层72的厚度；
[0007]所述N+发射区3和P+发射区4上还具有发射极金属1，所述分离栅电极73与所述发射极金属1等电位。
[0008]为解决上述技术问题，本专利技术实施例提供一种三维沟槽电荷存储型IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其元胞结构包括：沿Y轴方向，从下至上依次层叠设置的背部集电极金属11、P型集电区10、N型场阻止层9和N
‑
漂移区8；沿X轴方向，在N
‑
漂移区8的顶层具有侧面相互接触的P型埋层12和沟槽结构；沿Y轴方向，所述P型埋层12的顶层具有从下至上依次层叠设置的N型电荷存储层6和P型基区5；沿Z轴方向，在P型基区5的顶层具有间隔式分布的N+发射区3，相邻N+发射区3之间具有P型基区5，且N+发射区3和P型基区5的上表面齐平；
[0009]沟槽结构的深度大于P型埋层12的结深，所述沟槽结构包括栅电极71、栅介质层72、分离栅电极73和分离栅介质层74；沿Z轴方向，所述栅电极71在所述分离栅电极73的顶层间隔式分布，栅电极71的长度小于或等于位于相邻栅电极71之间的分离栅电极73的长度，且栅电极71下表面的深度大于P型埋层12的结深，小于分离栅电极73下表面的深度；所述栅电极71和所述分离栅电极73通过所述栅介质层72相隔离；所述栅电极71与所述N+发射区3、P型基区5、N型电荷存储层6、P型埋层12以及N
‑
漂移区8通过所述栅介质层72相连；所述分离栅电极73下表面的深度大于所述P型埋层12的结深；所述分离栅电极73与所述P型基区5、N型电荷存储层6、P型埋层12以及N
‑
漂移区8通过所述分离栅介质层74相连；所述分离栅介质层74的厚度大于或等于所述栅介质层72的厚度；
[0010]所述N+发射区3上具有发射极金属1，相邻N+发射区3之间的P型基区5上具有肖特基接触金属2，所述分离栅电极73和肖特基接触金属2与所述发射极金属1等电位。
[0011]在上述技术方案的基础上，本专利技术还可以做如下改进。
[0012]进一步的，还包括浮空P型掺杂区13；沿X轴方向，浮空P型掺杂区13位于所述沟槽结构的一侧，所述浮空P型掺杂区13通过所述栅介质层72与所述栅电极71相隔离，同时通过所述分离栅介质层74与所述分离栅电极73相隔离。
[0013]进一步的，所述浮空P型掺杂区13的下表面的深度等于或大于所述沟槽结构的深度。
[0014]进一步的，沿X轴方向，所述栅电极71加上所述栅介质层72的宽度小于所述沟槽结构的宽度，所述栅介质层72与所述浮空P型掺杂区13之间具有所述分离栅电极73，所述分离栅电极73通过所述分离栅介质层74与所述浮空P型掺杂区13相连。
[0015]进一步的，所述N型电荷存储层6的掺杂浓度从靠近所述沟槽结构的区域到远离所述沟槽结构的区域是渐变的，其中靠近所述沟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维沟槽电荷存储型IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Y轴方向，从下至上依次层叠设置的背部集电极金属(11)、P型集电区(10)、N型场阻止层(9)和N
‑
漂移区(8)；沿X轴方向，在N
‑
漂移区(8)的顶层具有侧面相互接触的P型埋层(12)和沟槽结构；沿Y轴方向，所述P型埋层(12)的顶层具有从下至上依次层叠设置的N型电荷存储层(6)和P型基区(5)；沿Z轴方向，在P型基区(5)的顶层具有侧面相互接触的N+发射区(3)和P+发射区(4)，且所述N+发射区(3)与所述P+发射区(4)相间式分布；沟槽结构的深度大于P型埋层12的结深，所述沟槽结构包括栅电极(71)、栅介质层(72)、分离栅电极(73)和分离栅介质层(74)；沿Z轴方向，所述栅电极(71)在所述分离栅电极(73)的顶层间隔式分布，所述栅电极(71)的长度小于或等于位于相邻栅电极(71)之间的所述分离栅电极(73)的长度，且栅电极(71)下表面的深度大于P型埋层(12)的结深，小于分离栅电极(73)下表面的深度；所述栅电极(71)和所述分离栅电极(73)通过所述栅介质层(72)相隔离；所述栅电极(71)与所述N+发射区(3)、P型基区(5)、N型电荷存储层(6)、P型埋层(12)以及N
‑
漂移区(8)通过所述栅介质层(72)相连；所述分离栅电极(73)下表面的深度大于所述P型埋层(12)的结深；所述分离栅电极(73)与所述P+发射区(4)、P型基区(5)、N型电荷存储层(6)、P型埋层(12)以及N
‑
漂移区(8)通过所述分离栅介质层(74)相连；所述分离栅介质层(74)的厚度大于或等于所述栅介质层(72)的厚度；所述N+发射区(3)和P+发射区(4)上还具有发射极金属(1)，所述分离栅电极(73)与所述发射极金属(1)等电位。2.一种三维沟槽电荷存储型IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Y轴方向，从下至上依次层叠设置的背部集电极金属(11)、P型集电区(10)、N型场阻止层(9)和N
‑
漂移区(8)；沿X轴方向，在N
‑
漂移区(8)的顶层具有侧面相互接触的P型埋层(12)和沟槽结构；沿Y轴方向，所述P型埋层(12)的顶层具有从下至上依次层叠设置的N型电荷存储层(6)和P型基区(5)；沿Z轴方向，在P型基区(5)的顶层具有间隔式分布的N+发射区(3)，相邻N+发射区(3)之间具有P型基区(5)且N+发射区(3)和P型基区(5)的上表面齐平；沟槽结构的深度大于P型埋层12的结深，所述沟槽结构包括栅电极(71)、栅介质层(72)、分离栅电极(73)和分离栅介质层(74)；沿Z轴方向，所述栅电极(71)在所述分离栅电极(73)的顶层间隔式分布，栅电极(71)的长度小于或等于位于相邻栅电极(71)之间的分离栅电极(73)的长度，且栅电极(71)下表面的深度大于P型埋层(12)的结深，小于分离栅电极(73)下表面的深度；所述栅电极(71)和所述分离栅电极(73)通过所述栅介质层(72)相隔离；所述栅电极(71)与所述N+发射区(3)、P型基区(5)、N型电荷存储层(6)、P型埋层(12)以及N
‑
漂移区(8)通过所述栅介质层(72)相连；所述分离栅电极(73)下表面的深度大于所述P型埋层(12)的结深；所述分离栅电极(73)与所述P型基区(5)、N型电荷存储层(6)、P型埋层(12)以及N
‑
漂移区(8)通过所述分离栅介质层(74)相连；所述分离栅介质层(74)的厚度大于或等于所述栅介质层(72)的厚度；所述N+发射区(3)上具有发射极金属(1)，相邻N+发射区(3)之间的P型基区(5)上具有
肖特基接触金属(2)，所述分离栅电极(73)和肖特基接触金属(2)与所述发射极金属(1)等电位。3.根据权利要求1或权利要求2所述的一种三维沟槽电荷存储型IGBT，其特征在于，还包括浮空P型掺杂区(13)；沿X轴方向，浮空P型掺杂区(13)位于所述沟槽结构的一侧，所述浮空P型掺杂区(13)通过所述栅介质层(72)与所述栅电极(71)相隔离，同时通过所述分离栅介质层(74)与所述分离栅电极(73)相隔离。4.根据权利要求3所述...

【专利技术属性】
技术研发人员：张金平，朱镕镕，涂元元，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：