一种三维分离栅沟槽电荷存储型IGBT及其制作方法技术

本发明专利技术涉及一种三维分离栅沟槽电荷存储型IGBT及其制作方法，属于功率半导体器件技术领域。本发明专利技术在传统的CSTBT基础上引入P型埋层和与发射极金属等电位的分离栅电极，通过电荷补偿有效的消除N型电荷存储层的掺杂浓度对器件击穿特性的影响，同时可以通过提高N型电荷存储层的掺杂浓度来减小导通压降。本发明专利技术将栅电极和分离栅电极放置在同一个沟槽中，并使栅电极沿Z轴方向间隔式排列，一方面可以减小沟道密度，另一方面可以在元胞中形成寄生PMOS结构，有利于减小饱和电流密度，改善短路安全工作区；同时减小栅电容和栅电荷，降低器件开关损耗，进而改善正向导通压降Vceon和关断损耗Eoff之间的折中关系，另外，还有利于改善电流均匀性，提高器件可靠性。提高器件可靠性。提高器件可靠性。

【技术实现步骤摘要】
一种三维分离栅沟槽电荷存储型IGBT及其制作方法


[0001]本专利技术属于功率半导体器件
，具体涉及一种三维分离栅沟槽电荷存储型IGBT及其制作方法。

技术介绍

[0002]绝缘栅双极型晶体管(IGBT)是当今发展最快电子电力器件之一。相较于传统的晶体管和MOSFET，它兼具晶体管和MOSFET二者的优点，既具有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度快、开关损耗小的优点；又具有双极功率晶体管的电流密度大、饱和压降低、电流处理能力强、稳定性好的优点，因此广泛应用于高压、大电流等领域。
[0003]从20世纪70年代末80年代初IGBT被专利技术以来，人们一直致力于改善IGBT的性能，经过三十几年的发展，IGBT器件的结构的工艺制造水平不断得到改进。沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)是通过在P型基区下方引入具有较高掺杂浓度和一定厚度的N型电荷存储层来在P型基区下方引入空穴势垒，改善整个N
‑
漂移区的载流子浓度分布，增强N
‑
漂移区的电导调制效应，使IGBT获得了更低的正向导通压降以及更好的正向导通压降与关断损耗间的折中。随着N型电荷存储层掺杂浓度越高，CSTBT电导调制效应改善越大，器件的正向导通特性也就越好。然而，随着N型电荷存储层掺杂浓度的不断提高，会造成CSTBT器件击穿电压显著降低。为了有效屏蔽N型电荷存储层对器件击穿电压的不利影响，获得高的耐压，常用的方法主要有：(1)通过增大沟槽栅的深度来屏蔽N型电荷存储层的不利影响，通常情况下，栅电极的深度会大于N型电荷存储层的深度。但是深的沟槽深度会增加栅极和集电极与发射极的耦合面积，增加栅电容，降低器件开关速度。(2)减小沟槽栅之间的距离，减小元胞宽度。但这种方法会使沟道密度增大，沟道密度增大一方面会增大饱和电流，使器件的短路安全工作区(SCSOA)变差；另一方面会增加栅极电容，导致器件开关速度变慢，开关损耗增大。

技术实现思路

[0004]本专利技术所要解决的技术问题是针对现有技术存在的问题，提供一种三维分离栅沟槽电荷存储型IGBT及其制作方法。
[0005]为解决上述技术问题，本专利技术实施例提供一种三维分离栅沟槽电荷存储型IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其元胞结构包括：沿Y轴方向，从下至上依次层叠设置的背部集电极金属11、P型集电区10、N型场阻止层9和N
‑
漂移区8；沿Z轴方向，在N
‑
漂移区8的顶层具有间隔式分布的P型埋层12，沿X轴方向，在N
‑
漂移区8上具有侧面相互接触的N型电荷存储层6和沟槽结构，且所述P型埋层12上具有所述N型电荷存储层6；沿Y轴方向，所述N型电荷存储层6的顶层具有P型基区5；沿Z轴方向，在P型基区5的顶层具有侧面相互接触的N+发射区3和P+发射区4，且所述N+发射区3与所述P+发射区4相间式分布；
[0006]所述沟槽结构的深度大于所述P型埋层12的结深，所述沟槽结构包括栅电极71、栅
介质层72、分离栅电极73和分离栅介质层74；沿Z轴方向，所述栅电极71在所述分离栅电极73的顶层间隔式分布，且栅电极71的深度大于P型基区5的结深，小于N型电荷存储层6的结深；所述栅电极71和所述分离栅电极73通过所述栅介质层72相隔离；所述栅电极71与所述N+发射区3、P型基区5以及N型电荷存储层6通过所述栅介质层72相连；所述分离栅电极73下表面的深度大于所述P型埋层12的结深；所述分离栅电极73与所述P+发射区4、P型基区5、N型电荷存储层6、P型埋层12以及N
‑
漂移区8通过所述分离栅介质层74相连；所述分离栅介质层74的厚度大于或等于所述栅介质层72的厚度；
[0007]所述N+发射区3和P+发射区4上还具有发射极金属1，所述分离栅电极73与所述发射极金属1等电位。
[0008]为解决上述技术问题，本专利技术实施例提供一种三维分离栅沟槽电荷存储型IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其元胞结构包括：沿Y轴方向，从下至上依次层叠设置的背部集电极金属11、P型集电区10、N型场阻止层9和N
‑
漂移区8沿Z轴方向，在N
‑
漂移区8的顶层具有间隔式分布的P型埋层12；沿X轴方向，在N
‑
漂移区8上具有侧面相互接触的N型电荷存储层6和沟槽结构，且所述P型埋层12上具有所述N型电荷存储层6；沿Y轴方向，N型电荷存储层6的顶层具有P型基区5；沿Z轴方向，在P型基区5的顶层具有间隔式分布的N+发射区3，相邻N+发射区3之间具有P型基区5，且N+发射区3和P型基区5的上表面齐平；
[0009]所述沟槽结构的深度大于所述P型埋层12的结深，所述沟槽结构包括栅电极71、栅介质层72、分离栅电极73和分离栅介质层74；沿Z轴方向，所述栅电极71在所述分离栅电极73的顶层间隔式分布，且栅电极71的深度大于P型基区5的结深，小于N型电荷存储层6的结深；所述栅电极71和所述分离栅电极73通过所述栅介质层72相隔离；所述栅电极71与所述N+发射区3、P型基区5以及N型电荷存储层6通过所述栅介质层72相连；所述分离栅电极73下表面的深度大于所述P型埋层12的结深；所述分离栅电极73与所述P型基区5、N型电荷存储层6、P型埋层12以及N
‑
漂移区8通过所述分离栅介质层74进行隔离；所述分离栅介质层74的厚度大于或等于所述栅介质层72的厚度；
[0010]所述N+发射区3上具有发射极金属1，相邻N+发射区3之间的P型基区5上具有肖特基接触金属2，所述分离栅电极73和肖特基接触金属2与所述发射极金属1等电位。
[0011]在上述技术方案的基础上，本专利技术还可以做如下改进。
[0012]进一步的，还包括浮空P型掺杂区13；沿X轴方向，浮空P型掺杂区13位于所述沟槽结构的一侧，所述浮空P型掺杂区13通过所述栅介质层72与所述栅电极71相隔离，同时通过所述分离栅介质层74与所述分离栅电极73相隔离。
[0013]进一步的，所述浮空P型掺杂区13的下表面的深度等于或大于所述沟槽结构的深度。
[0014]进一步的，沿X轴方向，所述栅电极71加上所述栅介质层72的宽度小于所述沟槽结构的宽度，所述栅介质层72与所述浮空P型掺杂区13之间具有所述分离栅电极73，所述分离栅电极73通过所述分离栅介质层74与所述浮空P型掺杂区13相连。
[0015]进一步的，所述N型电荷存储层6的掺杂浓度从靠近所述沟槽结构的区域到远离所述沟槽结构的区域是渐变的，其中靠近所述沟槽结构的区域的掺杂浓度低，远离所述沟槽
结构的区域的掺杂浓度高。
[0016]进一步的，采用变掺杂技术或分区掺杂技术，实现所述N型电荷存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维分离栅沟槽电荷存储型IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Y轴方向，从下至上依次层叠设置的背部集电极金属(11)、P型集电区(10)、N型场阻止层(9)和N
‑
漂移区(8)；沿Z轴方向，在N
‑
漂移区(8)的顶层具有间隔式分布的P型埋层(12)，沿X轴方向，在N
‑
漂移区(8)上具有侧面相互接触的N型电荷存储层(6)和沟槽结构，且所述P型埋层(12)上具有所述N型电荷存储层(6)；沿Y轴方向，所述N型电荷存储层(6)的顶层具有P型基区(5)；沿Z轴方向，在P型基区(5)的顶层具有侧面相互接触的N+发射区(3)和P+发射区(4)，且所述N+发射区(3)与所述P+发射区(4)相间式分布；所述沟槽结构的深度大于所述P型埋层(12)的结深，所述沟槽结构包括栅电极(71)、栅介质层(72)、分离栅电极(73)和分离栅介质层(74)；沿Z轴方向，所述栅电极(71)在所述分离栅电极(73)的顶层间隔式分布，且栅电极(71)的深度大于P型基区(5)的结深，小于N型电荷存储层(6)的结深；所述栅电极(71)和所述分离栅电极(73)通过所述栅介质层(72)相隔离；所述栅电极(71)与所述N+发射区(3)、P型基区(5)以及N型电荷存储层(6)通过所述栅介质层(72)相连；所述分离栅电极(73)下表面的深度大于所述P型埋层(12)的结深；所述分离栅电极(73)与所述P+发射区(4)、P型基区(5)、N型电荷存储层(6)、P型埋层(12)以及N
‑
漂移区(8)通过所述分离栅介质层(74)相连；所述分离栅介质层(74)的厚度大于或等于所述栅介质层(72)的厚度；所述N+发射区(3)和P+发射区(4)上还具有发射极金属(1)，所述分离栅电极(73)与所述发射极金属(1)等电位。2.一种三维分离栅沟槽电荷存储型IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Y轴方向，从下至上依次层叠设置的背部集电极金属(11)、P型集电区(10)、N型场阻止层(9)和N
‑
漂移区(8)；沿Z轴方向，在N
‑
漂移区(8)的顶层具有间隔式分布的P型埋层(12)，沿X轴方向，在N
‑
漂移区(8)上具有侧面相互接触的N型电荷存储层(6)和沟槽结构，且所述P型埋层(12)上具有所述N型电荷存储层(6)；沿Y轴方向，所述N型电荷存储层(6)的顶层具有P型基区(5)；沿Z轴方向，在P型基区(5)的顶层具有间隔式分布的N+发射区(3)，相邻N+发射区(3)之间具有P型基区(5)且N+发射区(3)和P型基区(5)的上表面齐平；所述沟槽结构的深度大于所述P型埋层(12)的结深，所述沟槽结构包括栅电极(71)、栅介质层(72)、分离栅电极(73)和分离栅介质层(74)；沿Z轴方向，所述栅电极(71)在所述分离栅电极(73)的顶层间隔式分布，且栅电极(71)的深度大于P型基区(5)的结深，小于N型电荷存储层(6)的结深；所述栅电极(71)和所述分离栅电极(73)通过所述栅介质层(72)相隔离；所述栅电极(71)与所述N+发射区(3)、P型基区(5)以及N型电荷存储层(6)通过所述栅介质层(72)相连；所述分离栅电极(73)下表面的深度大于所述P型埋层(12)的结深；所述分离栅电极(73)与所述P型基区(5)、N型电荷存储层(6)、P型埋层(12)以及N
‑
漂移区(8)通过所述分离栅介质层(74)进行隔离；所述分离栅介质层(74)的厚度大于或等于所述栅介质层(72)的厚度；所述N+发射区(3)上具有发射极金属(1)，相邻N+发射区(3)之间的P型基区(5)上具有
肖特基接触金属(2)，所述分离栅电极(73)和肖特基接触金属(2)与所述发射极金属(1)等电位。3.根据权利要求1或权利要求2所述的一种三维分离栅沟槽电荷存储型IGBT，其特征在于，还包括浮空P型掺杂区(13)；沿X轴方向，浮空P型掺杂区(13)位于所述沟槽结构的一侧，所述浮空P型掺杂区(13)通过所述栅介质层(72)与所述栅电极(71)相隔离，同时通过所述分离栅介质层(74)与所述分离栅电极(73)相隔离。4.根据权利要求3所述的一种三维分离栅沟槽电荷存储型IGBT，其特征在于，沿X轴方向，所述栅电极(71)加上所述栅介质层(7...

【专利技术属性】
技术研发人员：张金平，朱镕镕，涂元元，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：