一种基于反高斯偏置电路电流反馈电压驱动器的LDO制造技术

本实用新型专利技术涉及一种基于反高斯偏置电流反馈电压驱动器的LDO，包括误差放大器模块、反高斯偏置电路、电流反馈电压驱动器、供电电源电压VDD、系统接地端VSS、外部偏置电路输入端VBP、外部带隙基准电路输入端口VR和IFBUFV输出端口Vout。本实用新型专利技术对电流反馈电压驱动器进行动态偏置，使功耗最低。对于超快速负载变化，本实用新型专利技术架构由于电流反馈电压驱动器的作用，有着高瞬态响应能力。有着高瞬态响应能力。有着高瞬态响应能力。

【技术实现步骤摘要】
一种基于反高斯偏置电路电流反馈电压驱动器的LDO


[0001]本专利技术涉及电流反馈电压驱动器
，具体涉及一种基于反高斯偏置电路的电流反馈电压驱动器。

技术介绍

[0002]近年来由于各种便携式电子类产品的普及，电池供电的电源管理类芯片需求量也不断增大，对电源管理类芯片性能的要求也不断提高。当负载从轻载在1ns瞬态变化重载或者从重载瞬间变化轻载时，恢复时间小于5us，且静态电流小于10uA要求下，采用传统的设计方法难以实现。传统方法要求恢复时间快的情况，那么便需要大的静态电流，消耗巨大功耗，难以均衡。

技术实现思路

[0003]技术目的：本技术涉及一种基于反高斯偏置电路电流反馈电压驱动器的线性低压降稳压器LDO，其目的在于解决传统的设计方法难以实现超快速负载瞬态响应的低功耗结构。
[0004]技术方案：
[0005]一种基于反高斯偏置电流反馈电压驱动器的LDO，包括误差放大器模块、反高斯偏置电路、电流反馈电压驱动器、供电电源电压VDD、系统接地端VSS、外部偏置电路输入端VBP、外部带隙基准电路输入端口VR和IFBUFV输出端口Vout。
[0006]供电电源电压VDD、系统接地端VSS、外部偏置电路输入端VBP、外部带隙基准电路输入端口VR、IFBUFV输出端口Vout作为误差放大器模块的输入端口，误差放大器模块的EA输出端口Vset连接电流反馈电压驱动器；供电电源电压VDD、系统接地端VSS、外部带隙基准电路输入端口VR、IFBUFV输出端口Vout作为反高斯偏置电路的输入端口，反高斯偏置电路的输出端第十四晶体管M13输入至电流反馈电压驱动器。
[0007]进一步的，误差放大器模块包括第一晶体管M0、第二晶体管M1、第三晶体管M2、第四晶体管M3、第五晶体管M4、第六晶体管M5、第七晶体管M6、第八晶体管M7和第九晶体管M8，
[0008]第一晶体管M0的源级接供电电源电压VDD、第一晶体管M0的栅极为外部偏置电路输入端VBP,第一晶体管M0的漏极连接第二晶体管M1的源极和第三晶体管M2的源极，第二晶体管M1的栅极连接IFBUFV输出端口Vout，第三晶体管M2的栅极连接外部带隙基准电路输入端口VR和反高斯偏置电路的第十七晶体管M16，第二晶体管M1的漏极分别接第四晶体管M3的漏极、第四晶体管M3的栅极和第六晶体管M5的栅极，第四晶体管M3的源极接系统接地端VSS；第四晶体管M3与第六晶体管M5构成电流镜，第四晶体管M3的栅极接第六晶体管M5的栅极，第六晶体管M5的源极接系统接地端VSS，第六晶体管M5的漏极接第八晶体管M7的栅极和第八晶体管M7漏极；第三晶体管M2的漏极接第五晶体管M4的漏极、第五晶体管M4的栅极和第七晶体管M6的栅极，第七晶体管M6的源极接系统接地端VSS，第七晶体管M6的漏极接第九晶体管M8的漏极，并引出EA输出端口Vset，EA输出端口Vset接电流反馈电压驱动器，并串联
第一电容C1后接系统接地端VSS，第八晶体管M7和第九晶体管M8的源极连接供电电源电压VDD。
[0009]进一步的，第一晶体管M0提供误差放大器所需的电流，第二晶体管M1、第三晶体管M2作为误差放大器的差分输入管为高比例W/L晶体管，以产生高的低频开环增益。
[0010]进一步的，反高斯偏置电路模块包括第十晶体管M9、第十一晶体管M10、第十二晶体管M11、第十三晶体管M12、第十四晶体管M13、第十五晶体管M14、第十六晶体管M15、第十七晶体管M16、第十八晶体管M17、第十九晶体管M18、第二十晶体管M19、第二十一晶体管M20、第二十二晶体管M21、第二十三晶体管M22、第二十四晶体管M23、第二十五晶体管M24、第二十六晶体管M25和第二十七晶体管M26，第十晶体管M9的源极、第十七晶体管M16的漏极、第十五晶体管M14的源极、第十一晶体管M10的源极、第十二晶体管M11的源极、第二十晶体管M19的漏极、第十三晶体管M12的源极以及第十四晶体管M13的源极均接供电电源电压VDD；第二十一晶体管M20的源极、第二十二晶体管M21的源极、第二十三晶体管M22的源极、第二十四晶体管M23的源极、第二十五晶体管M24的源极、第二十六晶体管M25的源极和第二十七晶体管M26的源极均接系统接地端VSS；
[0011]第十晶体管M9的栅极和第十三晶体管M12的栅极连第一晶体管M0的栅极并连接外部偏置电路输入端VBP，第十晶体管M9的漏极接第二十一晶体管M20的漏极，第二十一晶体管M20以二极管方式连接，第二十一晶体管M20漏极和栅极短接， 第二十一晶体管M20栅极与第二十二晶体管M21的栅极和第二十四晶体管M23的栅极连接；第十七晶体管M16和第十九晶体管M18的栅极接第三晶体管M2的栅极并连接外部带隙基准电路输入端口VR，第十七晶体管M16的源极和第十八晶体管M17的源极短接与第二十二晶体管M21的漏极连接；第十八晶体管M17和第二十晶体管M19的栅极接IFBUFV输出端口Vout，第十八晶体管M17的漏极接第十五晶体管M14的漏极，第十五晶体管M14的漏极与第十五晶体管M14的栅极短接与第十六晶体管M15的栅极连接，第十六晶体管M15的源极接第十一晶体管M10的漏极，第十一晶体管M10的栅极接第十二晶体管M11的栅极，第十二晶体管M11的栅极与第十二晶体管M11的漏极短接与第十九晶体管M18的漏极连接，第十九晶体管M18的源极和第二十晶体管M19的源极短接与第二十四晶体管M23的漏极连接；第十六晶体管M15的漏极接第二十三晶体管M22的漏极，第二十三晶体管M22的漏极与第二十三晶体管M22的栅极短接与第二十五晶体管M24的栅极连接，第二十五晶体管M24的漏极与第十三晶体管M12的漏极短接与第二十六晶体管M25的漏极连接，第二十六晶体管M25的漏极与第二十六晶体管M25的栅极短接与第二十七晶体管M26的栅极连接，第二十七晶体管M26的漏极与第十四晶体管M13的漏极连接，第十四晶体管M13的漏极与第十四晶体管M13的栅极短接与电流反馈电压驱动器连接。
[0012]进一步的，电流反馈电压驱动器包括第二十八晶体管M27、第二十九晶体管M28、第三十晶体管M29、第三十一晶体管M30和第三十二晶体管M31，第二十八晶体管M27源极和第二十九晶体管M28的漏极接供电电源电压VDD，第三十一晶体管M30源极和第三十二晶体管M31的源极接系统接地端VSS，第二十八晶体管M27的栅极接第十四晶体管M13的栅极，第二十八晶体管M27的漏极分别与第三十一晶体管M30的漏极、第二电容C2和第二十九晶体管M28的栅极连接，第三十一晶体管M30的栅极接第三十二晶体管M31的栅极，第三十二晶体管M31的栅极与第三十二晶体管M31的漏极短接与第三十晶体管M29的漏极连接，第三十晶体管M29的栅极连接EA输出端口Vset，第三十晶体管M29源极与第二十九晶体管M28的源极连
接构成IFBUFV输出端口Vout，第二十九晶体管M28的体端接第三电容C3的一端和电阻R1的一端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于反高斯偏置电流反馈电压驱动器的LDO，其特征在于：包括误差放大器模块、反高斯偏置电路、电流反馈电压驱动器、供电电源电压（VDD）、系统接地端（VSS）、外部偏置电路输入端（VBP）、外部带隙基准电路输入端口（VR）和IFBUFV输出端口（Vout）；供电电源电压（VDD）、系统接地端（VSS）、外部偏置电路输入端（VBP）、外部带隙基准电路输入端口（VR）、IFBUFV输出端口（Vout）作为误差放大器模块的输入端口，误差放大器模块的EA输出端口（Vset）连接电流反馈电压驱动器；供电电源电压VDD、系统接地端（VSS）、外部带隙基准电路输入端口（VR）、IFBUFV输出端口（Vout）作为反高斯偏置电路的输入端口，反高斯偏置电路的输出端第十四晶体管（M13）输入至电流反馈电压驱动器。2.根据权利要求1所述的基于反高斯偏置电流反馈电压驱动器的LDO，其特征在于：误差放大器模块包括第一晶体管（M0）、第二晶体管（M1）、第三晶体管（M2）、第四晶体管（M3）、第五晶体管（M4）、第六晶体管（M5）、第七晶体管（M6）、第八晶体管（M7）和第九晶体管（M8），第一晶体管（M0）的源级接供电电源电压（VDD）、第一晶体管（M0）的栅极为外部偏置电路输入端（VBP）,第一晶体管（M0）的漏极连接第二晶体管（M1）的源极和第三晶体管（M2）的源极，第二晶体管（M1）的栅极连接IFBUFV输出端口（Vout），第三晶体管（M2）的栅极连接外部带隙基准电路输入端口（VR）和反高斯偏置电路的第十七晶体管（M16），第二晶体管（M1）的漏极分别接第四晶体管（M3）的漏极、第四晶体管（M3）的栅极和第六晶体管（M5）的栅极，第四晶体管（M3）的源极接系统接地端（VSS）；第四晶体管（M3）与第六晶体管（M5）构成电流镜，第四晶体管（M3）的栅极接第六晶体管（M5）的栅极，第六晶体管（M5）的源极接系统接地端（VSS），第六晶体管（M5）的漏极接第八晶体管（M7）的栅极和第八晶体管（M7）漏极；第三晶体管（M2）的漏极接第五晶体管（M4）的漏极、第五晶体管（M4）的栅极和第七晶体管（M6）的栅极，第七晶体管（M6）的源极接系统接地端（VSS），第七晶体管（M6）的漏极接第九晶体管（M8）的漏极，并引出EA输出端口（Vset），EA输出端口（Vset）接电流反馈电压驱动器，并串联第一电容（C1）后接系统接地端（VSS），第八晶体管（M7）和第九晶体管（M8）的源极连接供电电源电压（VDD）。3.根据权利要求2所述的基于反高斯偏置电流反馈电压驱动器的LDO，其特征在于：第一晶体管（M0）提供误差放大器所需的电流，第二晶体管（M1）、第三晶体管（M2）作为误差放大器的差分输入管为高比例W/L晶体管，以产生高的低频开环增益。4.根据权利要求1所述的基于反高斯偏置电流反馈电压驱动器的LDO，其特征在于：反高斯偏置电路模块包括第十晶体管（M9）、第十一晶体管（M10）、第十二晶体管（M11）、第十三晶体管（M12）、第十四晶体管（M13）、第十五晶体管（M14）、第十六晶体管（M15）、第十七晶体管（M16）、第十八晶体管（M17）、第十九晶体管（M18）、第二十晶体管（M19）、第二十一晶体管（M20）、第二十二晶体管（M21）、第二十三晶体管（M22）、第二十四晶体管（M23）、第二十五晶体管（M24）、第二十六晶体管（M25）和第二十七晶体管（M26），第十晶体管（M9）的源极、第十七晶体管（M16）的漏极、第十五晶体管（M14）的源极、第十一晶体管（M10）的源极、第十二晶体管（M11）的源极、第二十晶体管（M19）的漏极、第十三晶体管（M12）的源极以及第十四晶体管（M13）的源极均接供电电源电压（VDD）；第二十一晶体管（M20）的源极、第二十二晶体管（M21）的源极、第二十三晶体管（M22）的源极、第...

【专利技术属性】
技术研发人员：辛晓宁，张仔航，任建，邓杰，杨宝新，
申请(专利权)人：沈阳工业大学，
类型：新型
国别省市：