【技术实现步骤摘要】
一种低压差电压调节器
[0001]本专利技术涉及电压调节器
，尤其涉及一种可以改善轻载相位裕度的低压差电压调节器。
技术介绍
[0002]现有技术中电压调节器可以在重载下(大电流负载)具有较高的相位裕度。但轻载下相位裕度比较差。原因是轻载下内部电路的一个极点将与输出极点在频率上比较接近，导致相位裕度很低。
[0003]因此，有必要提出一种改进的技术方案来克服上述问题。
技术实现思路
[0004]本专利技术的目的在于提供一种低压差电压调节器，其可以改善轻载相位裕度。
[0005]根据本专利技术的一个方面，本专利技术提供一种低压差电压调节器，其特征在于，其包括：输出功率管，其第一连接端与输入电压VCC相连，其第二连接端与所述低压差电压调节器的输出端Vo相连，所述输出功率管用于将所述输入电压VCC转换成输出电压，该输出电压经所述低压差电压调节器的输出端Vo输出；分压电路，其采样所述低压差电压调节器的输出端Vo的输出电压以得到反馈电压Vf；误差放大器，其第一输入端接收参考电压Ref，...
【技术保护点】
【技术特征摘要】
1.一种低压差电压调节器，其特征在于，其包括：输出功率管，其第一连接端与输入电压VCC相连，其第二连接端与所述低压差电压调节器的输出端Vo相连，所述输出功率管用于将所述输入电压VCC转换成输出电压，该输出电压经所述低压差电压调节器的输出端Vo输出；分压电路，其采样所述低压差电压调节器的输出端Vo的输出电压以得到反馈电压Vf；误差放大器，其第一输入端接收参考电压Ref，其第二输入端接收所述反馈电压Vf，其输出端与所述输出功率管的控制端相连，所述误差放大器根据所述参考电压Ref和反馈电压Vf的差值输出控制信号以控制所述输出功率管；其中，所述误差放大器的电源电压VDD大于所述输入电压VCC。2.根据权利要求1所述的低压差电压调节器，其特征在于，所述低压差电压调节器为两级放大结构，其中，第一放大级为所述误差放大器，第二放大级由所述输出功率管和与所述低压差电压调节器的输出端Vo相连的负载RL构成。3.根据权利要求1所述的低压差电压调节器，其特征在于，所述误差放大器的电源电压VDD与所述输入电压VCC的电压差大于预定电压Vdsat，所述预定电压Vdsat为让所述误差放大器的输出管处于饱和区的最小的源漏电压差。4.根据权利要求3所述的低压差电压调节器，其特征在于，其还包括升压电路，所述升压电路基于所述输入电压VCC产生所述误差放大器的电源电压VDD。5.根据权利要求1所述的低压差电压调节器，其特征在于，所述误差放大器包括电流源Ib、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第一级联电流镜结构、第二级联电流镜结构，所述第三PMOS晶体管MP3的源极与所述误差放大器的电源端VDD相连，其漏极与第一节点A相连，其栅极与所述第一节点A相连；所述第四PMOS晶体管MP4的源极与所述误差放大器的电源端VDD相连，其漏极与第二节点B相连，其栅极与所述第三PMOS晶体管MP3的栅极相连；所述电流源Ib的输入端与所述误差放大器的电源端VDD相连，其输出端与所述第一PMOS晶体管MP1的源极和第二PMOS晶体管MP2的源极相连；第一PMOS晶体管MP1的栅极作为所述误差放大器的第一输入端，其漏极与第三节点C相连；第二PMOS晶体管MP2的栅极作为所述误差放大器的第二输入端，其漏极与所述第四节点D相连；所述第二节点B作为所述误差放大器的输出端；所述第四PMOS晶体管MP4作为所述误差放大器的输出管；所述第一级联电流镜结构连接于第一节点A和第三节点C之间，以使流经所述第三PMOS晶体管MP3的电流与流经所述第一PMOS晶体管MP1的电流互为镜像关系；所述第二级联电流镜结构连接于第二节点B和第四节点D之间，以使流经所述第四PMOS晶体管MP4的电流与流经所述第二PMOS晶体管MP2的电流互为镜像关系。6.根据权利要求5所述的低压差电压调节器，其特征在于，所述第一级联电流镜结构为N层级联电流镜，其包...
【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：合肥中感微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。