【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
[0003]在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
[0004]目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
技术实现思路
[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高图形传递的精度。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有图形传递材料层；进行第一离子注入，向部分区域...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有图形传递材料层；进行第一离子注入，向部分区域的所述图形传递材料层中掺杂第一离子，掺杂有所述第一离子的所述图形传递材料层作为第一掺杂掩膜层，所述第一掺杂掩膜层的排布方向为第一方向，与所述第一方向相垂直的方向为第二方向，所述第一离子注入适于增大所述图形传递材料层与所述第一掺杂掩膜层之间的刻蚀选择比；在所述第二方向上，在所述第一掺杂掩膜层两侧的所述图形传递材料层中形成第一沟槽，所述第一沟槽暴露出所述第一掺杂掩膜层在所述第二方向的侧壁；在所述第一沟槽的侧壁形成掩膜侧墙；形成所述掩膜侧墙后，进行第二离子注入，向所述第一掺杂掩膜层和第一沟槽露出的部分区域的所述图形传递材料层中掺杂第二离子，掺杂有所述第二离子的所述图形传递材料层作为第二掺杂掩膜层，所述第二离子注入适于增大所述图形传递材料层与所述第二掺杂掩膜层之间的刻蚀选择比；形成所述第二掺杂掩膜层后，去除剩余的所述图形传递材料层，形成多个分立的第二沟槽；以所述第一掺杂掩膜层、第二掺杂掩膜层和掩膜侧墙为掩膜，沿所述第一沟槽和第二沟槽刻蚀所述基底，形成目标图形。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形传递材料层的材料包括无定形硅或多晶硅。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一离子包括B离子、C离子、P离子和As离子中的一种或多种，所述第二离子包括B离子、C离子、P离子和As离子中的一种或多种。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一离子注入的参数包括：注入能量为1.5KeV至13KeV，注入剂量为1E14原子每平方厘米至1E16原子每平方厘米，注入方向与所述基底表面法线的夹角为0度至2度。5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二离子注入的参数包括：注入能量为1.5KeV至13KeV，注入剂量为1E14原子每平方厘米至1E16原子每平方厘米，注入方向与所述基底表面法线的夹角为0度至2度。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二离子注入和所述第一离子注入的工艺参数相同。7.如权利要求1所述的半导体结构的形成方法，其特征在于，进行第二离子注入，形成第二掺杂掩膜层的步骤中，在所述第二方向上，剩余的所述图形传递材料层和所述掩膜侧墙相接触；或者，在所述第二方向上，剩余的所述图形传递材料层和所述掩膜侧墙通过所述第二掺杂掩膜层相隔离。8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第一沟槽的步骤包括：采用干法刻蚀工艺刻蚀所述第一掺杂掩膜层两侧的所述图形传递材料层。9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第二沟槽的步骤中，
采用无掩膜刻蚀工艺，去除剩余的所述图形传递材料层。10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第二沟槽的步骤中，采用湿法刻蚀工艺，去除剩余的所述图形传递材料层。11.如权利要求1所述的半导体结构的形成方法，其特征在于，...
【专利技术属性】
技术研发人员：朱辰，杨明，卑多慧，何作鹏，张超，倪百兵，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。