【技术实现步骤摘要】
半导体结构及其形成方法、掩膜版
[0001]本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法、掩膜版。
技术介绍
[0002]在半导体制造中,随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小,为了适应更小的特征尺寸,金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的沟道长度也相应不断缩短。然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,因此栅极结构对沟道的控制能力随之变差,栅极电压夹断(pinch off)沟道的难度也越来越大,使得亚阈值漏电(subthreshold leakage)现象,即所谓的短沟道效应(short-channel effects,SCE)更容易发生。
[0003]因此,为了更好的适应特征尺寸的减小,半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应晶体管(FinFET)。FinFET中,栅极结构至少可以从两侧对超 ...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底包括第一器件区和两个相邻的第二器件区,所述基底包括衬底、分立于所述衬底上的沟道结构,所述沟道结构的延伸方向与第一器件区和第二器件区的交界处延伸方向相同,所述基底还包括横跨所述沟道结构的栅极结构,所述栅极结构覆盖所述沟道结构的部分顶壁和部分侧壁;在第一器件区的栅极结构两侧的所述沟道结构中形成第一源漏掺杂层;形成覆盖所述第一源漏掺杂层和一个所述第二器件区,且露出另一个第二器件区中所述沟道结构的第一保护层;在所述第一保护层露出的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层,所述第二源漏掺杂层和第一源漏掺杂层的导电类型不同;形成覆盖所述第二源漏掺杂层,且露出未形成第二源漏掺杂层的第二器件区中沟道结构的第二保护层;在所述第二保护层露出的所述第二器件区的所述栅极结构两侧的所述沟道结构中形成第二源漏掺杂层。2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一保护层的材料包括:氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。3.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第一保护层的步骤中,所述第一保护层的厚度为3纳米至5纳米。4.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第一保护层的步骤包括:在所述第一器件区和第二器件区上形成第一保护材料层;在所述第一保护材料层上形成覆盖所述第一源漏掺杂层和一个所述第二器件区,且露出另一个第二器件区中所述沟道结构的第一遮挡层;以所述第一遮挡层为掩膜刻蚀所述第一保护材料层,剩余的所述第一保护材料层作为第一保护层。5.如权利要求4所述的半导体结构的形成方法,其特征在于,采用原子层沉积工艺或化学气相沉积工艺形成所述第一保护材料层。6.如权利要求4所述的半导体结构的形成方法,其特征在于,所述第一遮挡层的材料包括:BARC材料、SOC材料、ODL材料、光刻胶、DARC材料、DUO材料和APF材料中的一种或多种。7.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第二保护层的材料包括:氮化硅、氮氧化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。8.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第二保护层的步骤中,所述第二保护层的厚度为3纳米至5纳米。9.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第二保护层的步骤包括:在所述第二器件区的所述基底上形成第二保护材料层;在所述第二保护材料层上形成覆盖所述第二源漏掺杂层,且露出未形成第二源漏掺杂层的第二器件区中沟道结构的第二遮挡层;以所述第二遮挡层为掩膜刻蚀所述第二保护材料层,剩余的所述第二保护材料层作为所述第二保护层。10.如权利要求9所述的半导体结构的形成方法,其特征在于,采用原子层沉积工艺或
化学气相沉积工艺形成所述第二保护材料层...
【专利技术属性】
技术研发人员:王楠,
申请(专利权)人:中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。