半导体电路和半导体电路的制造方法技术

本发明专利技术涉及一种半导体电路以及半导体电路的制造方法，包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和密封层。其中密封层包括中部密封层和围绕中部密封层设置的外围密封层，中部密封层为透明材料制成，且至少包覆设置电子元件的电路基板的一面，以及多个引脚的连接电路基板的第一侧，外围密封层包覆多个引脚的连接第一侧的部分长度，多个引脚的一端从围密封层露出。由于占用整个密封层大部分体积的中部密封层为透明材料制成，从而可以清晰的观测电路基板表面，以此方便在半导体电路产品在开发测试过程中观测内部电路的状态，方便进行失效分析，从而能有效的提升新产品的开发效率。开发效率。开发效率。

【技术实现步骤摘要】
半导体电路和半导体电路的制造方法


[0001]本专利技术涉及一种半导体电路和半导体电路的制造方法，属于半导体电路应用


技术介绍

[0002]半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。如图6所示，半导体电路外表一般由注塑形成的树脂材料进行封装形成密封层110，将内部的电路板、电子元件进行密封，引脚120从密封层的一侧或者两侧伸出。其中密封层为不透明的材料，在密封层制作过程中需要将热塑性树脂输入到模具的型腔中，然后通过固化工序将树脂固化，由于不透明的树脂覆盖其内部的电路，不能观测到内部电路，不方便进行失效分析，影响到新产品的开发效率。

技术实现思路

[0003]本专利技术需要解决的技术问题是解决现有的半导体电路由于采用不透明的注塑工艺形成的密封层导致的产品开发效率低的问题。
[0004]具体地，本专利技术公开一种半导体电路，包括：
[0005]电路基板，电路基板包括安装面和散热面；
[0006]绝缘层，设置于安装面；
[0007]电路布线层，电路布线层设置在绝缘层的表面，电路布线层设置有多个元件安装位；
[0008]多个电子元件，配置于电路布线层的元件安装位上；
[0009]多个引脚，多个引脚设置在电路基板的至少一侧；
[0010]密封层，密封层包括中部密封层和围绕中部密封层设置的外围密封层，其中中部密封层为透明材料制成，且至少包覆设置电子元件的电路基板的一面，以及多个引脚的连接电路基板的第一侧，外围密封层包覆多个引脚的连接第一侧的部分长度，多个引脚的一端从围密封层露出。
[0011]可选地，中部密封层的形状和电路基板的形状相适配。
[0012]可选地，中部密封层为水晶胶或硅胶，外围密封层为树脂。
[0013]可选地，外围密封层的两端设置有安装孔。
[0014]可选地，电路基板的背面设置有凹凸不平的纹理。
[0015]可选地，在电路布线层的未安装电子元件和引脚的表面还设置有绿油层。
[0016]可选地，半导体电路还包括多根键合线，键合线连接于多个电子元件、电路布线层和多个引脚之间。
[0017]本专利技术还提出一种如上述的半导体电路的制造方法，制造方法包括：
[0018]提供电路基板，并在电路基板的表面制备绝缘层；
[0019]在绝缘层的表面制备电路布线层；
[0020]制备引脚，其中多个引脚的一端通过连接筋相互连接；
[0021]在电路布线层配置电子元件和引脚；
[0022]将电子元件、电路布线层之间通过键合线电连接；
[0023]对设置有电子元件、引脚的电路基板的外围通过封装模具进行注塑以形成外围密封层，其中外围密封层的中部形成安装腔体，电路基板设置于安装腔体的底部，引脚穿过安装腔体的侧壁伸出，外围密封层的两端设置有安装孔；
[0024]对安装腔体注入由透明材料制成的固封胶以形成中部密封层，其中电子元件被中部密封层密封，中部密封层的表面与外围密封层的表面平齐；
[0025]将引脚之间的连接筋切除以形成待测半导体电路，通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。
[0026]可选地，在将电子元件、电路布线层之间通过键合线电连接之后，制造方法还包括：
[0027]对设置有电子元件、引脚的电路基板进行清洗。
[0028]可选地，在对安装腔体注入由透明材料制成的固封胶以形成中部密封层之后，制造方法还包括：
[0029]在外围密封层的表面进行激光打标以形成产品标记。
[0030]本专利技术的半导体电路，包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和密封层。其中电路基板包括安装面和散热面，绝缘层设置于安装面，电路布线层设置在绝缘层的表面，电路布线层设置有多个元件安装位和焊盘，多个电子元件配置于电路布线层的元件安装位上，多个引脚设置在电路基板的至少一侧，密封层包括中部密封层和围绕中部密封层设置的外围密封层，其中中部密封层为透明材料制成，且至少包覆设置电子元件的电路基板的一面，以及多个引脚的连接电路基板的第一侧，外围密封层包覆多个引脚的连接第一侧的部分长度，多个引脚的一端从围密封层露出。由于占用整个密封层大部分体积的中部密封层为透明材料制成，从而可以清晰的观测电路基板表面的电子元件、电路布线层组成的电路的状态，以此方便在半导体电路产品在开发测试过程中观测内部电路的状态，方便进行失效分析，从而能有效的提升新产品的开发效率。
附图说明
[0031]图1为本专利技术实施例的半导体电路的立体图；
[0032]图2为本专利技术实施例的半导体电路的在形成中部密封层前的半导体电路半成品结构示意图；
[0033]图3为本专利技术实施例的半导体电路在形成中部密封层前展示电路基板和电路布线层的结构示意图；
[0034]图4为本专利技术实施例的半导体电路的剖视图；
[0035]图5为现有技术的半导体电路的结构示意图；
[0036]图6为本专利技术实施例的半导体电路的制造方法流程图。
[0037]附图标记：
[0038]外围密封层10，安装孔11，中部密封层20，电路基板30，绝缘层40，电路布线层50，
焊盘51，元件安装位52，电子元件60，键合线70，引脚80。
具体实施方式
[0039]需要说明的是，在结构或功能不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本专利技术。
[0040]本专利技术提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。
[0041]本专利技术提出的半导体电路如图1至图4所示，半导体电路包括电路基板30、电路布线层50、绝缘层40、多个电子元件60、多个引脚80和密封层。电路基板30包括安装面和散热面，绝缘层40设置于安装面，电路布线层50设置在绝缘层40的表面，电路布线层50设置有多个元件安装位52和焊盘51，多个电子元件60配置于电路布线层50的元件安装位52上，多个引脚80设置在电路基板30的至少一侧，密封层包括中部密封层20和围绕中部密封层20设置的外围密封层10，其中中部密封层20为透明材料制成，且至少包覆设置电子元件60的电路基板30的一面，以及多个引脚80的连接电路基板30的第一侧，外围密封层10包覆多个引脚80的连接第一侧的部分长度，多个引脚8本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体电路，其特征在于，包括：电路基板，所述电路基板包括安装面和散热面；绝缘层，设置于所述安装面；电路布线层，所述电路布线层设置在绝缘层的表面，所述电路布线层设置有多个元件安装位；多个电子元件，配置于所述电路布线层的元件安装位上；多个引脚，所述多个引脚设置在所述电路基板的至少一侧；密封层，所述密封层包括中部密封层和围绕所述中部密封层设置的外围密封层，其中所述中部密封层为透明材料制成，且至少包覆设置所述电子元件的电路基板的一面，以及所述多个引脚的连接所述电路基板的第一侧，所述外围密封层包覆所述多个引脚的连接所述第一侧的部分长度，所述多个引脚的一端从所述围密封层露出。2.根据权利要求1半导体电路，其特征在于，所述中部密封层的形状和所述电路基板的形状相适配。3.根据权利要求1半导体电路，其特征在于，所述中部密封层为水晶胶或硅胶，所述外围密封层为树脂。4.根据权利要求1半导体电路，其特征在于，所述外围密封层的两端设置有安装孔。5.根据权利要求1半导体电路，其特征在于，所述电路基板的背面设置有凹凸不平的纹理。6.根据权利要求1半导体电路，其特征在于，在所述电路布线层的未安装电子元件和引脚的表面还设置有绿油层。7.根据权利要求1半导体电路，其特征在于，还包括多根键合线，所述键合线连接于所述多个电子元件、所述电路布线层和所述多个引脚之间。8.一种如权利要求1至7任意一项半导体电路的制造方法，其特征在于，所述制造方法...

【专利技术属性】
技术研发人员：冯宇翔，潘志坚，张土明，左安超，
申请(专利权)人：广东汇芯半导体有限公司，
类型：发明
国别省市：