半导体装置制造方法及图纸

一种半导体装置，包含基板；井，为第一导电型且包含第一导电型的防击穿层；源极特征以及漏极特征，在防击穿层上且为第二导电型；条状特征，在井上且为第一导电型；多个垂直堆叠的通道层，在防击穿层上且将源极特征连接至漏极特征；栅极，环绕每个通道层；源极接点以及漏极接点，电性耦接源极与漏极特征；漏极导孔以及漏极导孔，在漏极接点与漏极接点上；条状接点，电性耦接条状特征；以及条状导孔，在条状接点上。源极导孔与条状导孔被配置以在半导体装置的非主动模式时耦接至不同电压而在半导体装置的主动模式时耦接至实质上相同的电压。置的主动模式时耦接至实质上相同的电压。置的主动模式时耦接至实质上相同的电压。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及半导体工艺与其结构，特别涉及栅极全环装置，例如具有极窄的圆柱状或者片状通道本体的垂直堆叠栅极全环水平纳米线或者纳米片金属氧化物半导体场效晶体管(MOSFET)装置。

技术介绍

[0002]电子产业面临对于能够同时满足越小且越快的电子装置的需求逐渐增加，而这类的电子装置同时又需要支援大量且越来越复杂和尖端的功能。为了实现这些需求，在半导体产业里的持续性的趋势是制造低成本、高效能、以及低电力的集成电路(ICs)。目前为止这些目标大部分皆由缩小半导体IC的尺寸(例如最小特征尺寸)来实现，而因此改善工艺效率和降低相关的成本。然而，这类的尺寸缩小亦提升了IC工艺的复杂度。因此，实现半导体IC以及装置的持续进展需要的是与半导体工艺和技术的类似的进步。
[0003]最近，为了改善栅极控制，多栅极装置已被引入以改善栅极控制。多栅极装置被观察到可增加栅极
‑
通道耦接、减少关闭(OFF)状态电流，及/或减少短通道效应(SCEs)。多栅极装置的其中一种为栅极全环(gate
‑
all...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包含：一基板；一井，位于该基板上且为一第一导电型，该井包含位于该井的一上层部分且为该第一导电型的一防击穿层；一源极特征以及一漏极特征，位于该防击穿层上，且为相反于该第一导电型的一第二导电型；一条状外延特征，设置于该井上，且为该第一导电型；多个通道层，悬置于该防击穿层上且将该源极特征连接至该漏极特征，其中所述多个通道层相互垂直堆叠；一高介电系数金属栅极，环绕所述多个通道层，其中该高介电系数金属栅极的一第一部分设置于所述多个通道层的...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：