半导体器件及其制造方法技术

公开了一种半导体器件，包括：衬底，具有在一个方向上间隔开的PMOSFET区和NMOSFET区；器件隔离层，设置在衬底上，所述器件隔离层限定分别在PMOSFET区和NMOSFET区上的第一有源图案和第二有源图案；栅电极，跨越第一有源图案和第二有源图案；第一源/漏图案和第二源/漏图案，分别设置在第一有源图案和第二有源图案上，并且分别在栅电极附近；以及，有源接触部，在所述方向上延伸并且耦接到第一源/漏图案和第二源/漏图案。所述有源接触部包括：第一主体部分和第二主体部分，所述第一主体部分和第二主体部分分别设置在第一源/漏图案和第二源/漏图案上；以及第一突出部分和凹陷部分，所述第一突出部分和所述凹陷部分设置在第一主体部分和第二主体部分之间，并且在PMOSFET区和NMOSFET区之间的器件隔离层上。所述凹陷部分具有向上凹陷的底部。具有向上凹陷的底部。具有向上凹陷的底部。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本公开要求于2020年6月4日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0067618的优先权，其全部内容通过引用并入本文中。


[0003]本公开涉及半导体器件及其制造方法，更具体地，涉及包括场效应晶体管的半导体器件及其制造方法。

技术介绍

[0004]由于半导体器件的小尺寸、多功能和/或低成本特性，其已经成为电子行业中的重要元件。半导体器件总体上可以被分为用于存储数据的半导体存储器件、用于处理数据的半导体逻辑器件以及包括存储器和逻辑元件二者的混合半导体器件。随着电子产业持续发展，已经存在对具有诸如高可靠性、高性能和/或多功能性之类的提高特性的半导体器件的日益增长的需求。为了满足这种需求，半导体器件的复杂性和/或集成密度已经增加。

技术实现思路

[0005]本专利技术构思的实施例提供了具有提高的电特性的包括场效应晶体管的半导体器件及其制造方法。
[0006]本专利技术构思的实施例提供了本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，具有在第一方向上彼此间隔开的PMOSFET区和NMOSFET区；器件隔离层，在所述衬底上，所述器件隔离层限定所述PMOSFET区上的第一有源图案和所述NMOSFET区上的第二有源图案；栅电极，在所述第一方向上延伸并且跨越所述第一有源图案和所述第二有源图案；第一源/漏图案和第二源/漏图案，分别在所述第一有源图案和所述第二有源图案上，所述第一源/漏图案和所述第二源/漏图案中的每一个与所述栅电极的侧面相邻；以及第一有源接触部，在所述第一方向上延伸并且耦接到所述第一源/漏图案和所述第二源/漏图案，其中，所述第一有源接触部包括：所述第一源/漏图案上的第一主体部分，所述第二源/漏图案上的第二主体部分，以及所述第一主体部分和所述第二主体部分之间的第一突出部分和凹陷部分，所述第一突出部分和所述凹陷部分在所述PMOSFET区和所述NMOSFET区之间的所述器件隔离层上方，并且所述第一有源接触部的所述凹陷部分具有在远离所述器件隔离层的第二方向上凹陷的底表面。2.根据权利要求1所述的半导体器件，其中，所述凹陷部分的所述底表面高于所述第一突出部分的底表面并且低于所述第一主体部分的底表面。3.根据权利要求1所述的半导体器件，其中，所述第一突出部分在所述第一主体部分和所述凹陷部分之间，并且所述第一有源接触部还包括：所述凹陷部分和所述第二主体部分之间的第二突出部分。4.根据权利要求3所述的半导体器件，其中，所述第一突出部分的底表面的高度与所述第二突出部分的底表面的高度不同，并且所述第一突出部分在所述第一方向上的最大宽度与所述第二突出部分在所述第一方向上的最大宽度不同。5.根据权利要求1所述的半导体器件，其中，所述第一主体部分的底表面的高度低于所述第二主体部分的底表面的高度。6.根据权利要求1所述的半导体器件，其中，所述第一突出部分沿着所述第一源/漏图案的倾斜的侧表面，从所述第一主体部分朝着所述器件隔离层延伸。7.根据权利要求6所述的半导体器件，其中，所述第一主体部分电连接到所述第一源/漏图案的顶表面，并且所述第一突出部分电连接到所述第一源/漏图案的所述倾斜的侧表面。8.根据权利要求1所述的半导体器件，还包括：栅极接触部，在所述PMOSFET区上并且耦接到所述栅电极，其中，所述第一有源接触部还包括，所述第一主体部分的上部中的上绝缘图案，并且所述上绝缘图案与所述栅极接触部相邻。9.根据权利要求1所述的半导体器件，还包括：
层间绝缘层，在所述栅电极上；第一金属层，在所述层间绝缘层上；以及第二金属层，在所述第一金属层上方，其中，所述第一有源接触部穿透所述层间绝缘层并且耦接到所述第一源/漏图案和所述第二源/漏图案，所述第一金属层包括电连接到所述第一有源接触部的至少一条第一互连线，并且所述第二金属层包括电连接到所述至少一条第一互连线的至少一条第二互连线。10.根据权利要求1所述的半导体器件，还包括：第三源/漏图案，设置在所述第一有源图案上；以及第二有源接触部，耦接到所述第三源/漏图案，其中，所述第二有源接触部在所述第一方向上的长度小于所述第一有源接触部在所述第一方向上的长度的一半。11.一种半导体器件，包括：第一逻辑单元和第二逻辑单元，在衬底上，并且在第一方向上彼此相邻，并且所述第一逻辑单元和所述第二逻辑单元中的每一个具有第一有源区和第二有源区，所述第一有源区是PMOSFET区和NMOSFET区中的一个，并且所述第二有源区是所述PMOSFET区和所述NMOSFET区中的另一个；以及有源接触部，从所述第一逻辑单元的第一有源区延伸到所述第二逻辑单元的第一有源区，其中，所述有源接触部包括：所述第一逻辑单元的第一有源区上的第一主体部分，所述第二逻辑单元的第一有源区上的第二主体部分，以及所述第一主体部分和所述第二主体部分之间的第一突出部分和凹陷部分，所述第一突出部分和所述凹陷部分在所述第一逻辑单元的第一有源区和所述第二逻辑单元的第一有源区之间的器件隔离层上方，并且所述凹陷部分的底表面高于所述第一突出部分的底表面并且低于所述第一主体部分的底表面。12.根据权利要求11所述的半导体器件，还包括：...

【专利技术属性】
技术研发人员：朴柱勋，裴德汉，金盛民，李留利，郑润永，洪秀妍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：