【技术实现步骤摘要】
本专利技术主要涉及适于安装在较大电路板上的小电子元件。更具体地，本专利技术涉及一种超小型器件，它具有用于在各种应用中使用的无源元件的多个电路。
技术介绍
一段时间以来，趋于小型化的普遍工业化趋势促进了各种电子元件的设计。在这点上，存在对具有所选运行性能的日益小型化电子元件的需要。例如，在某些应用中需要提供具有独立滤波器电路阵列的非常小的器件是理想的。这种器件可以用在各种应用中，以提供AC截止(AC termination)和如同EMI和RFI滤波的低通滤波。另外，在电子装置中日益增加的时钟频率要求具有更小固有串联电感(ISL)水平的电子元件。
技术实现思路
本专利技术认识到了现有技术的结构和方法的各种不足。因而，本专利技术的目的是提供一种新型电子元件。本专利技术的再一个目的是在小尺寸的单一封装内提供一种新型的多电路阵列。本专利技术的再一个目的是在单一封装内提供一种具有低固有串联电感的新型多电路阵列。本专利技术的再一个目的是提供一种新型阵列，其中各电路中的电容器每个均可以具有较大的电容值。本专利技术的再一个目的是提供一种新型的薄膜型RC(电阻-电容)阵列器件。本专利...
【技术保护点】
用于倒装到表面上的小型阵列器件，所述器件包括：具有预定宽度和长度尺寸的基板；在所述基板上设置的多个薄膜电阻－电容电路，每个所述电阻－电容电路包括至少一个引线焊点，用于将其连接到位于所述表面上的外部线路上；设置在所述电阻－电容电路 上的封装，所述封装在其中确定了显露其所述第一和第二引线焊点的开口；以及焊料材料定位在形成于所述封装内的所述开口中。
【技术特征摘要】
US 1999-4-16 09/293,8171.用于倒装到表面上的小型阵列器件，所述器件包括具有预定宽度和长度尺寸的基板；在所述基板上设置的多个薄膜电阻-电容电路，每个所述电阻-电容电路包括至少一个引线焊点，用于将其连接到位于所述表面上的外部线路上；设置在所述电阻-电容电路上的封装，所述封装在其中确定了显露其所述第一和第二引线焊点的开口；以及焊料材料定位在形成于所述封装内的所述开口中。2.如权利要求1所述的小型阵列器件，其特征在于，所述封装包括内部适应层和外部封装层，所述开口形成在所述外部封装层中。3.如权利要求1所述的小型阵列器件，其特征在于，所述多个电阻-电容电路包括至少四个电阻-电容电路。4.如权利要求3所述的小型阵列器件，其特征在于，所述电阻-电容电路每一个均包括至少一个电阻器和至少一个电容器，所述电阻器具有在约5欧姆至500千欧姆范围内的值，所述电容器具有约4皮法至约100,000皮法的值。5.如权利要求4所述的小型阵列器件，其特征在于，在电容器器件的相应极板之间的介电材料具有至少100的介电常数。6.如权利要求5所述的小型阵列器件，其特征在于，所述介电材料包括铅基介电材料。7.如权利要求6所述的小型阵列器件，其特征在于，所述铅基介电材料包括锆钛酸铅(PZT)介电材料。8.如权利要求5所述的小型阵列器件，其特征在于，所述介电层具有仅约0.1至2μm的厚度。9.如权利要求4所述的小型阵列器件，其特征在于，连接至少一些所述电阻-电容电路的所述电阻器和所述电容器，以提供相应的串联电阻-电容电路。10.如权利要求1所述的小型阵列器件，其特征在于，所述电阻-电容电路的每一个均包括多个被构图以形成预定电路组元的层。11.如权利要求10所述的小型阵列器件，其特征在于，所述多个层包括确定至少一个第一电容器极板的第一导电构图；与所述第一电容器极板并置的介电层；确定至少一个第二电容器极板的第二导电构图，所述第二电容器极板相对于所述第一电容器极板定位，以形成电容器；以及被电连接至所述第二电容器极板的薄膜电阻器。12.如权利要求11所述的小型阵列器件，其特征在于，所述薄膜电阻器由具有邻近电阻器层的导电层的构图后的组合层形成，所述导电层的一部分被从所述电阻层上除去，以提供预定的电阻器值。13.如权利要求12所述的小型阵列器件，还包括确定所述引线焊点的引线导电层。14.如权利要求11所述的小型阵列器件，其特征在于，所述多个层包括确定至少一个第一电容器极板的第一导电构图；与所述第一电容器极板并置的介电层；包括邻近电阻器层的导电层的构图后的组合层，所述构图后的组合层的一部分形成相对于所述第一电容器极板定位的第二电容器极板，以形成电容器；以及在所述构图后的组合层的一部分中，将所述导电层从所述电阻层上除去，以提供预定的电阻器值。15.如权利要求14所述的小型阵列器件，其特征在于，所述构图后的组合...
【专利技术属性】
技术研发人员：罗伯特M肯尼迪，乔治科罗尼，刘东航，杰弗里P梅维森，罗伯特H海斯坦第三，
申请(专利权)人：阿维科斯公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。