一种设置有台阶腔体的芯片堆叠封装结构及其制作方法技术

本发明专利技术公开了一种设置有台阶腔体的芯片堆叠封装结构及其制作方法，该封装结构包括底层板，在底层板上设置有上层板，底层板和上层板同属于基板，在底层板和上层板上设置有金属线路，作为传递信号，实现电连接的载体，在金属线路上焊接芯片，使得芯片之间能够通过金属线路实现信号的传递。本发明专利技术的改进之处是通过台阶结构的载板设计方法可以不通过WB工艺对芯片进行堆叠，通过内部线路可有效降低电性损耗，同时芯片贴装在载板腔体内，可以降低封装体厚度。体厚度。体厚度。

【技术实现步骤摘要】
一种设置有台阶腔体的芯片堆叠封装结构及其制作方法


[0001]本专利技术属于芯片堆叠
，尤其涉及阶梯塑封结构的存储类产品封装，具体涉及一种设置有台阶腔体的芯片堆叠封装结构及其制作方法。

技术介绍

[0002]随着消费类电子产品的发展，高频率、大容量、多功能性和高可靠性存储器设备的需求日益增长。现有的多芯片堆叠封装通常是由多条焊线使芯片通过基板线路进行电性连接，这种封装结构造成封装体厚度大，焊线细长而使电性达不到预想需求。因此，如何降低封装体厚度，提升封装可靠性及减小电性损失，是目前急需解决的一大难题。

技术实现思路

[0003]本专利技术的目的在于克服上述现有技术的缺点，提供一种设置有台阶腔体的芯片堆叠封装结构及其制作方法，以解决现有技术中芯片难以降低封装体厚度，电性损失大的问题。
[0004]为达到上述目的，本专利技术采用以下技术方案予以实现：
[0005]一种设置有台阶腔体的芯片堆叠封装结构，包括底层板，所述底层板上堆叠设置有若干层上层板；所述上层板围绕底层板的周向设置，每一侧所有上层板的外侧壁与底层板的外侧壁对齐；上层板的内侧壁形成台阶，从上到下，上层板的内侧壁逐渐向底层板的中间部分靠近；
[0006]沿着台阶，所述底层板和上层板上铺设有金属线路，每一个上层板的金属线路上设置有基板焊接点，所述底层板上的金属线路上设置有基板焊接点；所述基板焊接点的下端面连接有金属柱；
[0007]所述底层板和上层板上依次堆叠有芯片，每一个芯片的下表面设置有芯片焊接点，每一个芯片的芯片焊接点和一个基板焊接点电性连接，所述基板焊接点设置在所述芯片下层的上层板或底层板上。
[0008]本专利技术的进一步改进在于：
[0009]优选的，所述芯片的上表面设置有粘着层。
[0010]优选的，所述芯片、底层板和上层板上设置有塑封体。
[0011]优选的，所述底层板的下部设置有锡球
[0012]优选的，所述金属线路的材质为铜线。
[0013]优选的，所述芯片和其下部的底层板或上层板为焊接连接。
[0014]一种上述设置有台阶腔体的芯片堆叠封装结构的制作方法，包括以下步骤：
[0015]步骤1，制备基板，所述基板包括底层板，所述底层板上堆叠设置有若干层上层板，在底层板和上层板上铺设有金属线路，每一个上层板的金属线路上设置基板焊接点，底层板上的金属线路上设置基板焊接点；
[0016]步骤2，将待连接芯片的芯片焊接点朝下，一层一层的堆叠倒装焊接到底层板或上
层板上，芯片焊接点和基板焊接点电性连接。
[0017]优选的，步骤2后，通过塑封料对底层板、上层板和芯片塑封，形成塑封体。
[0018]优选的，塑封后，在底层板的底面植入锡球。
[0019]优选的，上下相邻的芯片之间粘结连接。
[0020]与现有技术相比，本专利技术具有以下有益效果：
[0021]本专利技术公开了一种设置有台阶腔体的芯片堆叠封装结构，该封装结构包括底层板，在底层板上设置有上层板，底层板和上层板同属于基板，在底层板和上层板上设置有金属线路，作为传递信号，实现电连接的载体，在金属线路上焊接芯片，使得芯片之间能够通过金属线路实现信号的传递。本专利技术的改进之处是通过台阶结构的载板设计方法可以不通过WB工艺对芯片进行堆叠，通过内部线路可有效降低电性损耗，同时芯片贴装在载板腔体内，可以降低封装体厚度。满足市场小型化和薄型化的需求。本专利技术通过台阶腔体结构载板预留承载芯片空间，方便后期灵活根据需求选取适当数量存储芯片进行焊接扩容，电性损失小，减少了整体厚度。
[0022]本专利技术还公开一种设置有台阶腔体的芯片堆叠封装结构的制作方法，该制作方法在基板上直接铺设金属连接线路，使得金属线路能够起到传递信号和电连接的作用。该制备方法简单，易于推广。
附图说明
[0023]图1为专利技术的结构示意图；
[0024]图2为本专利技术的步骤1的结构示意图；
[0025]图3为本专利技术的步骤2的结构示意图；
[0026]图4为本专利技术的步骤3的结构示意图；
[0027]图5为本专利技术的步骤4的结构示意图。
[0028]图中，1为基板；2为金属线路；3为锡球；4为基板焊接点；5为粘着层；6为塑封体；7为芯片；8
‑
上层板；9
‑
芯片焊接点；10
‑
底层板；11
‑
台阶；12
‑
金属柱。
具体实施方式
[0029]下面结合附图对本专利技术做进一步详细描述：
[0030]在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0031]本专利技术提供一种台阶腔体结构载板制造方法，封装结构包括基板1，塑封体6，芯片7的堆叠体和导电结构。芯片置于重布线路结构上且与重布线结构进行电性连接。载板制作为腔体台阶结构，同时载板台阶结构位置预留焊点，预留焊点和芯片7倒装焊接。
[0032]具体的，基板1包括底层板10和若干个上层板8，上层板8堆叠的设置在底层板10上，所述上层板8围绕基板1的周向设置，因此上层板8形成环状的上层板8。
[0033]基板1为四边形，相对应的上层板8也形成四边形的上层板8，每一侧的所有上层板8的外侧壁与底层板10的外侧壁对齐，上层板8的内侧壁形成台阶11，从上到下，上层板8的内侧壁逐渐向底层板10的中间部分靠近，因此，四边形的上层板8中间形成腔体，该腔体的截面积从上到下逐渐缩小。
[0034]沿着台阶11，所述底层板10的上表面和上层板8的上表面上铺设有金属线路2，金属线路2的材质为铜线，每一个上层板8的金属线路2上设置有基板焊接点4，部分的基板焊接点4通过金属柱12连接至底层板10的底部，金属柱12在基板1内部过孔，起到连接不同层的金属线路2的关系，进行金属线路2之间电信号连接和传输，每一个金属柱12的上端设置有一个基板焊接点4，底层板10上的金属线路2上也设置有基板焊接点4。每一个基板焊接点4的底部都连接有一个金属柱12，金属柱12的下端和底层板10的底部平齐。
[0035]所述底层板10和上层板8上依次堆叠有芯片7，芯片7和其下层的底层板10或上层板8为焊接连接，每一个芯片7的下表面设置有芯片焊接点9，每本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设置有台阶腔体的芯片堆叠封装结构，其特征在于，包括底层板(10)，所述底层板(10)上堆叠设置有若干层上层板(8)；所述上层板(8)围绕底层板(10)的周向设置，每一侧所有上层板(8)的外侧壁与底层板(10)的外侧壁对齐；上层板(8)的内侧壁形成台阶(11)，从上到下，上层板(8)的内侧壁逐渐向底层板(10)的中间部分靠近；沿着台阶(11)，所述底层板(10)和上层板(8)上铺设有金属线路(2)，每一个上层板(8)的金属线路(2)上设置有基板焊接点(4)，所述底层板(10)上的金属线路(2)上设置有基板焊接点(4)；所述基板焊接点(4)的下端面连接有金属柱(12)；所述底层板(10)和上层板(8)上依次堆叠有芯片(7)，每一个芯片(7)的下表面设置有芯片焊接点(9)，每一个芯片(7)的芯片焊接点(9)和一个基板焊接点(4)电性连接，所述基板焊接点(4)设置在所述芯片(7)下层的上层板(8)或底层板(10)上。2.根据权利要求1所述的一种设置有台阶腔体的芯片堆叠封装结构，其特征在于，所述芯片(7)的上表面设置有粘着层(5)。3.根据权利要求1所述的一种设置有台阶腔体的芯片堆叠封装结构，其特征在于，所述芯片(7)、底层板(10)和上层板(8)上设置有塑封体(6)。4.根据权利要求1所述的一种设置有台阶腔体的芯片堆叠封装结构，其特征在于，所述底层板(10)的下部设置有锡球(3)...

【专利技术属性】
技术研发人员：杨欢，刘卫东，马晓建，张兵，张红兵，高瑞锋，苏亚兰，
申请(专利权)人：华天科技西安有限公司，
类型：发明
国别省市：