半导体封装制造技术

本发明专利技术提供一种半导体封装，该半导体封装包括封装基板、在封装基板上的半导体芯片以及在封装基板和半导体芯片之间的多个底部填充物。封装基板包括形成在封装基板中的沟槽和分别在沟槽的两侧的多个坝。在半导体封装的其中封装基板提供基础参考水平的剖视图中，所述多个坝的顶表面可以位于比半导体芯片的底表面低的水平处。低的水平处。低的水平处。

【技术实现步骤摘要】
半导体封装


[0001]专利技术构思涉及半导体封装，更具体地，涉及包括坝(dam)和沟槽的半导体封装，该坝和沟槽被构造成将底部填充物分成多个区段。

技术介绍

[0002]在半导体封装中，半导体芯片或硅插入物(interposer)与封装基板之间的空间可以包含填充材料，诸如底部填充物。在诸如2.5D半导体封装的常规大尺寸封装中，从边缘部分用填充材料填充该空间可能花费很长时间，并且可能存在诸如气泡的空隙被捕获在填充材料中的高风险。当填充材料中存在空隙时，可能由于水分吸收而在相邻的焊料凸块之间逐渐形成短路。

技术实现思路

[0003]专利技术构思的示例实施方式提供了一种半导体封装，该半导体封装包括设置在封装基板上的坝和沟槽，该坝和沟槽被配置为将底部填充物分成不连续的区段，从而缩短填装底部填充物所花费的流动时间并阻碍或防止空隙被捕获在底部填充物中。
[0004]根据专利技术构思的一示例实施方式的半导体封装可以包括封装基板、在封装基板上的半导体芯片以及在封装基板和半导体芯片之间的多个底部填充物。封装基板可以包括形成在封装基板中的沟槽和分别在沟槽的两侧的多个坝。在半导体封装的其中封装基板提供基础参考水平的剖视图中，所述多个坝的顶表面可以位于比半导体芯片的底表面低的水平处。
[0005]根据专利技术构思的一示例实施方式的半导体封装可以包括封装基板、在封装基板上的半导体芯片以及在封装基板和半导体芯片之间的多个底部填充物。封装基板可以在其上包括坝。在半导体封装的其中封装基板提供基础参考水平的剖视图中，坝的顶表面可以位于比半导体芯片的底表面低的水平处。
[0006]根据专利技术构思的一示例实施方式的半导体封装可以包括封装基板、在封装基板上的半导体芯片以及在封装基板和半导体芯片之间的多个底部填充物。封装基板可以包括形成在封装基板中的沟槽。
附图说明
[0007]图1至图6是示出根据本专利技术构思的各种示例实施方式的封装基板的俯视图。
[0008]图7是根据本专利技术构思的一示例实施方式的半导体封装的侧剖视图。
[0009]图8至图11是示出根据本专利技术构思的各种示例实施方式的封装基板的俯视图。
[0010]图12是根据本专利技术构思的一示例实施方式的半导体封装的侧剖视图。
[0011]图13至图16是示出根据本专利技术构思的各种示例实施方式的封装基板的俯视图。
[0012]图17是根据本专利技术构思的一示例实施方式的半导体封装的侧剖视图。
[0013]图18和图19是示出根据本专利技术构思的各种示例实施方式的封装基板的俯视图。
[0014]图20是根据本专利技术构思的一示例实施方式的半导体封装的侧剖视图。
具体实施方式
[0015]在下文中，将参照附图详细描述专利技术构思的实施方式。在附图中，相同的附图标记用于相同的元件，并且将省略其重复描述。当在这里使用时，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。将理解，当一元件被称为“在”另一元件“上”、“附接”到另一元件、“连接”到另一元件、与另一元件“联接”、“接触”另一元件等时，它可以直接在所述另一元件上、直接附接到所述另一元件、直接连接到所述另一元件、与所述另一元件直接联接或直接接触所述另一元件，或者也可以存在居间元件。相反，当一元件被称为例如“直接在”另一元件“上”、“直接附接”到另一元件、“直接连接”到另一元件、与另一元件“直接联接”或“直接接触”另一元件时，则不存在居间元件。注意，关于一个实施方式描述的方面可以被合并到不同实施方式中，尽管未相对于其进行具体描述。也就是，所有实施方式和/或任何实施方式的特征可以以任何方式和/或组合合并。
[0016]图1至图6是示出根据本专利技术构思的各种示例实施方式的封装基板100的顶视图或俯视图。
[0017]在顶视图中，封装基板100(为方便起见，封装基板100可以用于指代封装基板100A、100B、100C、100D、100E和100F中的任何一个)可以包括芯片区域250，其中半导体芯片200设置在芯片区域250中。半导体芯片200或包括多个半导体芯片的半导体堆叠可以安装在封装基板100的芯片区域250上。封装基板100可以将半导体芯片200连接到外部电路，可以保护半导体芯片200免受外部冲击，并且可以为半导体芯片200提供支撑。例如，封装基板100可以包括印刷电路板(PCB)。
[0018]参照图1至图6，封装基板100可以包括坝110(为方便起见，坝110可以用于指代坝110A、110B、110C、110D、110E和110F中的任何一个)和设置在坝110之间的沟槽150(为方便起见，沟槽150可以用于指代沟槽150A、150B、150C、150D、150E和150F中的任何一个)。坝110可以从封装基板100的顶表面向上突出。坝110可以被配置为将提供在封装基板100和半导体芯片200之间的底部填充物300分成在封装基板100上的不连续区段。坝110的材料可以包括阻焊剂材料、绝缘材料、聚合物、金属和/或任何其它适当的阻挡材料。坝110可以基于其材料通过丝网印刷、电解电镀、化学镀、喷涂和/或适当的沉积工艺来形成。坝110可以与封装基板100一体地制造，使得坝110和封装基板100包括整体结构，或者可以被单独制造并被附接到封装基板100。
[0019]沟槽150可以从封装基板100的顶表面向下凹入。沟槽150可以被配置为独立地将提供在封装基板100和半导体芯片200之间的底部填充物300分成在封装基板100上的不连续区段，或与坝110一起将提供在封装基板100和半导体芯片200之间的底部填充物300分成在封装基板100上的不连续区段。沟槽150可以具有在不导致封装基板100中的电路损坏的范围内的深度。在一些实施方式中，沟槽150的深度可以小于从封装基板100的顶表面到封装基板100中布线层所在的部分的垂直距离。也就是，沟槽150的深度可以小于封装基板100的布线层上的绝缘层的厚度或者可以小于至少部分地覆盖封装基板100的布线层的绝缘层的厚度。
[0020]封装基板100可以选择性地包括从其向上突出的坝110和在其中向下凹入的沟槽
150，或者可以既包括坝110又包括沟槽150。也就是，坝110可以不必形成在沟槽150的两侧，并且在各种实施方式中，可以仅形成在沟槽的一侧或另一侧。
[0021]为了有效地划分底部填充物300，沟槽150的长度可以大于芯片区域250的宽度，其中芯片区域250是在封装基板100上在其中设置半导体芯片200的区域。当在顶视图或俯视图中沟槽150延伸到芯片区域250的外部时，在填装底部填充物300的过程中被推动的空气可以更容易地通过沟槽150排放到半导体封装10(参见图7)的外部。
[0022]参照图1，封装基板100A可以包括形成在其顶表面中的沟槽150A以及设置在沟槽150A的两侧的多个坝110A。坝110A和沟槽150A可以具有条形状或线形状。坝110A和沟槽150A的长度可以与封装基板100A的一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：封装基板；在所述封装基板上的半导体芯片；以及在所述封装基板和所述半导体芯片之间的多个底部填充物，其中所述封装基板包括：形成在所述封装基板中的沟槽；以及分别在所述沟槽的两侧的多个坝，以及其中在所述半导体封装的其中所述封装基板提供基础参考水平的剖视图中，所述多个坝的顶表面位于比所述半导体芯片的底表面低的水平处。2.根据权利要求1所述的半导体封装，其中所述多个坝和所述沟槽中的每个具有条形状。3.根据权利要求2所述的半导体封装，其中，在所述半导体封装的俯视图中，所述多个坝的各个长度均小于所述封装基板的芯片区域的宽度，所述半导体芯片在所述芯片区域上。4.根据权利要求2所述的半导体封装，其中，在所述半导体封装的俯视图中，所述沟槽的长度大于所述封装基板的芯片区域的宽度，所述半导体芯片在所述芯片区域上。5.根据权利要求1所述的半导体封装，其中所述沟槽具有十字形状，以及其中所述多个坝中的每个具有肘形形状。6.根据权利要求5所述的半导体封装，其中，在所述半导体封装的俯视图中，所述多个坝位于所述封装基板的芯片区域内，所述半导体芯片在所述芯片区域上。7.根据权利要求5所述的半导体封装，其中，在所述半导体封装的俯视图中，所述沟槽延伸到所述封装基板的芯片区域的外部，所述半导体芯片在所述芯片区域上。8.根据权利要求1所述的半导体封装，其中所述封装基板进一步包括：在所述封装基板的芯片区域的边缘处的边缘沟槽，所述半导体芯片在所述芯片区域上。9.根据权利要求8所述的半导体封装，其中所述封装基板进一步包括：在所述边缘沟槽的两侧的边缘坝。10.根据权利要求1所述的半导体封装，其中所述沟槽具有20μm或更大的宽...

【专利技术属性】
技术研发人员：金喆禹，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：