存储装置、存储器件及其操作方法制造方法及图纸

提供了一种操作存储器件的方法。接收时钟信号。时钟信号的每个时钟循环启动存储器件中的写入操作或读取操作。然后确定功率小憩周期。将功率小憩周期与时钟循环周期进行比较，以确定功率小憩周期小于时钟信号的时钟循环。响应于确定功率小憩周期小于时钟循环周期而产生标头控制信号。标头控制信号关闭存储器件的组件的标头。本发明专利技术的实施例还提供了一种存储装置和存储器件。储装置和存储器件。储装置和存储器件。

【技术实现步骤摘要】
存储装置、存储器件及其操作方法


[0001]本专利技术的实施例涉及存储装置、存储器件及其操作方法。

技术介绍

[0002]诸如随机存取存储器(RAM)之类的存储器件通常用于临时存储数据。 RAM有几种类型，包括动态随机存取存储器(DRAM)和静态随机存取存 储器(SRAM)。IC技术向纳米区域的发展增加了这些存储器件的功耗。 功耗增加会导致几个问题，包括电池寿命缩短、昂贵的封装和冷却解决方 案，还会导致芯片故障。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种操作存储器件的方法，包 括：接收时钟信号，其中，时钟信号的每个时钟循环启动存储器件中的写 入操作或读取操作；确定功率小憩周期；确定功率小憩周期小于时钟信号 的时钟循环周期；以及响应于确定功率小憩周期小于时钟循环周期而产生 标头控制信号，其中，标头控制信号关闭存储器件的组件的标头。
[0004]根据本专利技术实施例的另一个方面，提供了一种存储装置，包括：存储 器件；以及处理单元，连接到存储器件。其中，处理单元可操作来：确定 复制位线的预充电和复制位线上的剩余电荷下降到预定电平以下之间的时 间周期，其中时钟信号的每个时钟循环启动存储器件的单元阵列中的写入 操作或读取操作；确定复制位线的预充电和复制位线上的剩余电荷下降到 预定电平以下之间的时间周期小于时钟信号的时钟循环周期，其中，时钟 信号的每个时钟循环启动存储器件的单元阵列中的写入操作或读取操作； 以及响应于确定复制位线的预充电和复制位线上的剩余电荷下降到低于预 定电平之间的时间周期小于时钟循环周期，关闭存储器件的组件的标头。
[0005]根据本专利技术实施例的又一个方面，提供了一种存储器件，包括：单元 阵列，包括多个位单元；字线驱动器，连接到单元阵列，其中，字线驱动 器可操作来响应于用于读取操作或写入操作的时钟信号来选择单元阵列的 字线，并将所选择的字线充电到预定电压；输入/输出电路，连接到单元阵 列，输入/输出电路可操作来从单元阵列读取数据和向单元阵列写入数据； 以及功率控制电路，连接到单元阵列、字线驱动器和输入/输出电路中的每 一个，其中，功率控制电路可操作来选择性地关闭以下至少一个的标头： 单元阵列、字线驱动器和输入/输出电路。
附图说明
[0006]当与附图一起阅读时，根据以下详细描述可以最好地理解本专利技术的各 个实施例。应注意，根据行业中的标准做法，各种部件未按比例绘制。实 际上，为了论述清楚，各种部件的尺寸可以任意增加或减小。
[0007]图1是示出根据一些实施例的示例存储器件的框图。
[0008]图2A是示出根据一些实施例的第一频率的时钟信号和相应的标头控 制信号的曲线图。
[0009]图2B是示出根据一些实施例的第二频率的时钟信号和相应的标头控 制信号的曲线图。
[0010]图3示出了根据一些实施例的具有处于“小憩(nap)”模式的示例标头 功率控制机制的存储器件。
[0011]图4A是示出根据一些实施例的第一频率的时钟信号和对应于第一频 率的时钟信号的图3的存储器件的其他信号的曲线图。
[0012]图4B是示出根据一些实施例的第二频率的时钟信号和对应于第二频 率的时钟信号的图3的存储器件的其他信号的曲线图。
[0013]图5示出了根据一些实施例的具有处于小憩模式的另一示例标头功率 控制机制的存储器件。
[0014]图6示出了根据一些实施例的具有处于小憩模式的又一示例标头功率 控制机制的存储器件。
[0015]图7A示出了根据本专利技术的一些实施例的第一类型0
‑
单元。
[0016]图7B示出了根据本专利技术的一些实施例的第二类型0
‑
单元。
[0017]图7C示出了根据本专利技术的一些实施例的第一类型1
‑
单元。
[0018]图7D示出了根据本专利技术的一些实施例的第二种类型的1
‑
单元。
[0019]图8A是示出根据一些实施例的第一频率的时钟信号和对应于第一频 率的时钟信号的图5和图6的存储器件的其他信号的曲线图。
[0020]图8B是示出根据一些实施例的第二频率的时钟信号和对应于第二频 率的时钟信号的图5和图6的存储器件的其他信号的曲线图。
[0021]图9是示出根据一些实施例的对应于不同数量的0
‑
单元的图5和图6 的存储器件的时钟信号和其他信号的曲线图。
[0022]图10示出了根据一些实施例的具有处于小憩模式的又一示例标头功 率控制机制的存储器件。
[0023]图11是示出根据一些实施例的图10的存储器件的时钟信号和对应于 时钟信号的其他信号的曲线图。
[0024]图12示出了根据一些实施例的具有处于小憩模式的又一示例标头功 率控制机制的存储器件。
[0025]图13示出了根据一些实施例的具有处于小憩模式的又一示例标头功 率控制机制的存储器件。
[0026]图14A是示出根据一些实施例的第一频率的时钟信号和对应于第一频 率的时钟信号的图12和图13的存储器件的其他信号的曲线图。
[0027]图14B是示出根据一些实施例的第二频率的时钟信号和对应于第二频 率的时钟信号的图12和图13的存储器件的其他信号的曲线图。
[0028]图15是示出根据一些实施例的对应于不同数量的复制VDD晶体管的 图12和图13的存储器件的时钟信号和其他信号的曲线图。
[0029]图16示出了根据一些实施例的具有处于小憩模式的又一示例标头功 率控制机制
也在本专利技术的范围内。如图1所示，存储器件100包括字线驱动器电路102、 单元阵列104、输入/输出(I/O)电路106、时序控制单元108和功率控制 电路110。然而，对于本领域普通技术人员来说，在阅读了本专利技术之后将 显而易见的是，存储器件100可以包括比图1所示更多的组件。
[0040]单元阵列104包括多个单元(也称为位单元或存储器单元)。单元阵 列104的每个单元可以存储一位信息(即，位值为0或位值为1)。在一 些示例中，单元阵列104的多个单元布置成多个行和多个列的矩阵。多个 行中的每一行包括多个单元中的第一多个单元。多个列中的每一列包括多 个单元中的第二多个单元。单元阵列104包括标头104a(也称为单元阵列 标头104a)。单元阵列标头104a提供虚拟电源来给单元阵列104的组件加 电。
[0041]多个单元中的一个示例单元包括一对交叉耦合的反相器(也称为Q和 Q
‑
bar，其中Q
‑
bar与Q互补)，用于存储一位信息。交叉耦合反相器连接 到一对存取晶体管，该对存取晶体管允许存取存储在交叉耦合反相器中的 信息。单元阵列104的多个单元可以使用四个晶体管、六个晶体管、八个 晶体管、十个晶体管等来形成。此外，单元阵列104的多个单元是单端口 单元或多端口(例如，双端口和三端口)单元。
[0042]字线驱动器电路10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种操作存储器件的方法，包括：接收时钟信号，其中，所述时钟信号的每个时钟循环启动存储器件中的写入操作或读取操作；确定功率小憩周期；确定所述功率小憩周期小于所述时钟信号的时钟循环周期；以及响应于确定所述功率小憩周期小于所述时钟循环周期而产生标头控制信号，其中，所述标头控制信号关闭所述存储器件的组件的标头。2.根据权利要求1所述的方法，其中，确定所述功率小憩周期包括确定所述存储器件的位线对的预充电与所述位线对上的电荷下降到预定水平以下之间的时间周期。3.根据权利要求3所述的方法，还包括响应于确定所述功率小憩周期小于所述时钟循环周期而产生所述标头控制信号，其中，所述标头控制信号关闭所述存储器件的输入/输出电路的标头。4.根据权利要求1所述的方法，其中，确定所述功率小憩周期包括确定复制位线的预充电和复制位线上的电荷下降到预定水平以下之间的时间周期。5.根据权利要求4所述的方法，还包括响应于确定所述功率小憩周期小于所述时钟循环周期而产生所述标头控制信号，其中，所述标头控制信号关闭所述存储器件的输入/输出电路标头。6.根据权利要求4所述的方法，还包括响应于确定所述功率小憩周期小于所述时钟循环周期而产生所述标头控制信号，其中，所述标头控制信号关闭所述存储器件的字线驱动器电路标头。7.根据权利要求4所述的方法，其中，所述复制位线连接到至少一个第一类型存储器单元和至少一个第二类型存储器单元。8.根据权利要求7所述的方法，其中，所述至少一个第一类型的存储器单元被强制在Q节点存储位值0...

【专利技术属性】
技术研发人员：林建呈，詹伟闵，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：