多层多芯片扇出型三维集成封装方法及结构技术

本发明专利技术涉及一种多层多芯片扇出型三维集成封装方法及结构。其包括如下步骤：步骤1、提供临时键合载板，并设置载板互连金属布线层；步骤2、在所述载板互连金属布线层上制备得到所需的底层塑封单元体；步骤3、在上述底层塑封单元体上制备若干层叠分布的层叠塑封单元体；步骤4、拆除上述临时键合载板与底层塑封单元体间的连接，并在拆除后，利用晶圆级植球工艺，在与底层塑封单元体连接的载板互连金属布线层上设置所需的封装体焊球，以形成所需的集成封装体。本发明专利技术与现有封装工艺兼容，能有效减少封装后的翘曲度，减少损耗，提高封装性能，安全可靠。全可靠。全可靠。

【技术实现步骤摘要】
多层多芯片扇出型三维集成封装方法及结构


[0001]本专利技术涉及一种封装方法及结构，尤其是一种多层多芯片扇出型三维集成封装方法及结构。

技术介绍

[0002]随着后摩尔时代的来临，系统级封装技术的需求越来越高，如何通过封装的途径来提高系统的集成度、小型化程度，是封装人必须考虑的问题。扇出型三维集成封装技术在台积电的InFo技术上发展形成的一项新技术。它的基本理念是在扇出型封装的基础上，增加垂直传输通道，通过芯片堆叠或圆片堆叠技术实现高密度系统的三维立体集成，因此，三维集成封装的关键在于构建垂直。
[0003]树脂基扇出通过TMV（Through
ꢀ‑
Molding
‑
Via）解决垂直互联问题，但受限于铜柱做不高，所以未见有通过TMV实现三维集成的封装方案。硅基扇出通过TSV实现垂直传输，但要在同一张硅片上完成扇出用的硅腔和TSV（Through
ꢀ‑
Silicon
‑
Via）刻蚀填孔，是非常难以实现的。
[0004]目前主流的三维集成封装方法采用对单层封装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多层多芯片扇出型三维集成封装方法，其特征是，所述三维集成封装方法包括如下步骤：步骤1、提供临时键合载板，并在所述临时键合载板的正面设置载板互连金属布线层；步骤2、在所述载板互连金属布线层上制备得到所需的底层塑封单元体，所述底层塑封单元体内包括若干底层异构芯片、与所述底层异构芯片适配的底层TSV转接体以及用于将底层异构芯片、底层TSV转接体压盖固定在载板互连金属布线层上的底层塑封体，其中，在底层异构芯片通过与所述底层异构芯片适配电连接的底层异构芯片凸点焊接在载板互连金属布线层上，底层TSV转接体通过与所述底层TSV转接体适配电连接的底层TSV转接体凸点焊接在载板互连金属布线层上；步骤3、在上述底层塑封单元体上制备若干层叠分布的层叠塑封单元体，层叠塑封单元体包括层叠异构芯片、层叠TSV转接体以及用于将层叠异构芯片、层叠TSV转接体塑封成一体的层叠塑封体；底层塑封单元体与相邻的层叠塑封单元体间、以及相邻的层叠塑封单元体间均通过层叠单元体互连金属布线层适配电连接，其中，层叠塑封单元体内的层叠异构芯片通过与所述层叠异构芯片适配电连接的层叠异构芯片凸点与正对应的层叠单元体互连金属布线层焊接，层叠塑封单元体内的层叠TSV转接体通过与所述层叠TSV转接体适配电连接的层叠TSV转接体凸点与正对应的层叠单元体互连金属布线层焊接；若干层叠分布的层叠塑封单元体制备在底层塑封单元体上后，底层异构芯片与层叠塑封单元体内的层叠异构芯片达到所需的电连接；步骤4、拆除上述临时键合载板与底层塑封单元体间的连接，并在拆除后，利用晶圆级植球工艺，在与底层塑封单元体连接的载板互连金属布线层上设置所需的封装体焊球，以形成所需的集成封装体。2.根据权利要求1所述的多层多芯片扇出型三维集成封装方法，其特征是：步骤1中，临时键合载板包括载板体以及设置于所述载板体上的临时键合胶层，载板互连金属布线层设置于临时键合胶层上，其中，载板体为玻璃晶圆或硅晶圆，载板体的厚度不小于300μm，临时键合胶层涂覆在载板体上，临时键合胶层的厚度不小于0.1μm。3.根据权利要求1或2所述的多层多芯片扇出型三维集成封装方法，其特征是，步骤2中，具体制备得到底层塑封单元体的过程包括如下步骤：步骤2.1、提供底层异构芯片以及底层TSV转接体，其中，在底层异构芯片上设置与所述底层异构芯片电连接的底层异构芯片凸点，在底层TSV转接体上设置与所述底层TSV转接体电连接的底层TSV转接体凸点；步骤2.2、底层异构芯片通过底层异构芯片凸点焊接在载板互连金属布线层上，且底层TSV转接体通过底层TSV转接体凸点焊接在载板互连金属布线层上；步骤2.3、利用底填胶填实底层异构芯片凸点、底层TSV转接体凸点与载板互连金属布线层间相应的焊缝；步骤2.4、利用晶圆级塑封工艺对底层异构芯片以及底层TSV转接体进行灌封，并在灌封后减薄，以得到底层塑封体，通过底层塑封体能将底层异构芯片、底层TSV转接体压盖塑封在载板互连金属布线层上，且底层TSV转接板内的底层TSV转接连接柱远离临时键合载板的端部露出。
4.根据权利要求3所述的多层多芯片扇出型三维集成封装方法，其特征是，所述底层异构芯片凸点焊接在载板互连金属布线层上以及底层TSV转接体凸点焊接在载板互连金属布线层上的方式包括回流焊或热压焊；利用底填胶填实的方式包括压干膜工艺或点胶工艺。5.根据权利要求1或2所述的多层多芯片扇出型三维集成封装方法，其特征是，所述底层异构芯片的衬底材料、层叠异构芯片的衬底材料包括Si、GaAs、GaN或SiC；底层异构芯片凸点、底层TSV转接体凸点相应的材料包括括Cu、CuSn、CuNiSn、CuNiSnAg、SnPb或SnAgCu。6.根据权利要求1或2所述的多层多芯片扇出型三维集成封装方法，其特征是，所述步骤3中，制备层叠塑封单元体的过程包括如下步骤：步骤3.1、制备层叠单元体互连金属布线层；步骤3.2、提供层叠异构芯片以及层叠TSV转接体，其中，在层叠异构芯片上设置与所述层叠异构芯片电连接的层叠异构芯片凸点，在层叠TSV转接体上设置与所述层叠TSV转接体电连接的层叠TSV转接体凸点；步骤3.3、层叠异构芯片通过层叠异构芯片凸点焊接在层叠单元体互连金属...

【专利技术属性】
技术研发人员：夏晨辉，周超杰，王刚，吉勇，明雪飞，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：