一种半导体封装制造技术

本实用新型专利技术涉及一种半导体封装。根据本实用新型专利技术的一实施例，一种半导体封装包含：衬底，其具有第一表面和第二表面；第一半导体裸片，其经由多个连接件耦合至所述衬底的所述第一表面；第一绝缘材料，其至少包封所述第一半导体裸片的侧壁并填充所述多个连接件之间的间隙；第二半导体裸片，其位于所述第一半导体裸片上并与所述第一绝缘材料相接触；以及第二绝缘材料，其位于所述第一绝缘材料上方且包封所述第二半导体裸片。述第二半导体裸片。述第二半导体裸片。

【技术实现步骤摘要】
一种半导体封装


[0001]本技术大体涉及半导体封装技术，尤其涉及新型存储器堆叠结构及其形成方法。

技术介绍

[0002]随着半导体技术的发展和单个存储器芯片尺寸的减小，存储器芯片或其堆叠可与不同芯片类型的芯片(例如控制器芯片)整体封装在同一衬底上，以进一步缩小芯片体积并实现功能整合。其中，多个存储器芯片例如可为NAND、NOR、DRAM等存储芯片，且控制器芯片例如可为通用闪存存储(Universal Flash Storage，UFS)芯片)。
[0003]现有技术中，为了实施上述整体封装，通常先将控制器芯片形成在衬底上，再将存储器芯片或其堆叠形成在控制器芯片上方。当上方存储器芯片面积明显大于下方控制器芯片时，有必要在存储器芯片相对控制器芯片悬空的部分下方额外形成若干支撑垫片(例如硅间隔物(Silicon Spacer，SS))以提供支撑，避免存储器芯片发生塌陷。然而，形成额外支撑垫片必然会增加成本并降低封装效率。并且，额外支撑垫片的存在还将对存储器芯片堆叠的灵活性造成不利限制。
[0004]不仅如此，在现有技术中，控制器芯片通常要经历芯片减薄工艺并通过芯片直接安装(Direct chip attach，DCA)工艺贴装至衬底，以供后续执行存储器芯片堆叠。随后，还需针对上述控制器芯片执行毛细底部填胶(Capillary Underfill，CUF)工艺，以保护在DCA工艺中形成的电连接。然而，在传统CUF工艺下，底部填胶容易堆积在裸片侧壁处甚至蔓延至裸片上表面，从而限制了裸片厚度的进一步减小。而且，在此过程中，回流焊操作极易导致减薄后的控制器芯片发生变形(例如翘曲)，从而产生各种可靠性问题。而且，即使将芯片面积较大的NAND裸片堆叠替换为芯片面积较小的DRAM裸片堆叠以避免形成额外的支撑垫片，该DRAM封装仍然存在控制器芯片易变形的问题。
[0005]有鉴于此，本领域迫切需要提供改进方案以解决上述问题。

技术实现思路

[0006]有鉴于此，本公开提供了一种半导体封装，该半导体封装提出了新型存储器堆叠结构及其形成方法。
[0007]根据本技术的一实施例，一种半导体封装包含：衬底，其具有第一表面和第二表面；第一半导体裸片，其经由多个连接件耦合至所述衬底的所述第一表面；第一绝缘材料，其至少包封所述第一半导体裸片的侧壁并填充所述多个连接件之间的间隙；第二半导体裸片，其位于所述第一半导体裸片上并与所述第一绝缘材料相接触；以及第二绝缘材料，其位于所述第一绝缘材料上方且包封所述第二半导体裸片。
[0008]根据本技术的另一实施例，半导体封装进一步包含一或多个导电元件，所述一或多个导电元件延伸穿过所述第一绝缘材料并与所述衬底电连接。
[0009]根据本技术的另一实施例，半导体封装中的所述第二半导体裸片经由一或多
个导线与所述一或多个导电元件电连接。
[0010]根据本技术的另一实施例，半导体封装中的所述一或多个导电元件包含铜柱。
[0011]根据本技术的另一实施例，半导体封装中的所述第二半导体裸片包含存储器裸片堆叠。
[0012]根据本技术的另一实施例，半导体封装中的所述存储器裸片堆叠包含以对称方式排布的多个裸片堆叠。
[0013]根据本技术的另一实施例，半导体封装中的所述存储器裸片堆叠包含反折堆叠。
[0014]根据本技术的另一实施例，半导体封装中的所述第一半导体裸片的顶表面与所述第一绝缘材料的顶表面共面。
[0015]根据本技术的另一实施例，半导体封装进一步包含位于所述衬底的所述第二表面处的焊球。
[0016]根据本技术的另一实施例，半导体封装中进一步包含一或多个截断填料，所述一或多个截断填料在所述第一绝缘材料中邻近所述第一绝缘材料和所述第二绝缘材料的边界。
[0017]根据本技术的另一实施例，半导体封装中的所述第一绝缘材料不同于所述第二绝缘材料。
[0018]根据本技术的另一实施例，半导体封装进一步包含一或多个电子元件，所述一或多个电子元件位于所述衬底的所述第一表面上并由所述第一绝缘材料包封。
[0019]根据本技术的另一实施例，半导体封装中的所述第一绝缘材料的侧壁与所述第二绝缘材料的侧壁垂直对齐。
[0020]本技术实施例的额外层面及优点将部分地在后续说明中描述、显示、或是经由本技术实施例的实施而阐释。
附图说明
[0021]图1显示现有技术中半导体封装结构的示意图。
[0022]图2显示现有技术中另一半导体封装结构的示意图。
[0023]图3显示了根据本技术一实施例的半导体封装结构示意图。
[0024]图4显示了图3实施例所示的半导体封装结构的俯视图。
[0025]图5显示了图3实施例所示的半导体封装结构的另一俯视图。
[0026]图6显示了根据本技术另一实施例的半导体封装结构示意图。
[0027]图7显示了图6实施例所示的半导体封装结构的俯视图。
[0028]图8显示了根据本技术又一实施例的半导体封装结构示意图。
[0029]图9显示了图8实施例所示的半导体封装结构的俯视图。
[0030]图10至14显示了根据本技术一实施例形成如图3所示的半导体封装结构的方法。
具体实施方式
[0031]为更好的理解本技术的精神，以下结合本技术的部分优选实施例对其作进一步说明。
[0032]以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0033]在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本技术以特定的方向建构或操作。
[0034]以下详细地讨论本技术的各种实施方式。尽管讨论了具体的实施，但是应当理解，这些实施方式仅用于示出的目的。相关领域中的技术人员将认识到，在不偏离本技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，其特征在于，所述半导体封装包含：衬底，其具有第一表面和第二表面；第一半导体裸片，其经由多个连接件耦合至所述衬底的所述第一表面；第一绝缘材料，其至少包封所述第一半导体裸片的侧壁并填充所述多个连接件之间的间隙；第二半导体裸片，其位于所述第一半导体裸片上并与所述第一绝缘材料相接触；以及第二绝缘材料，其位于所述第一绝缘材料上方且包封所述第二半导体裸片。2.根据权利要求1所述的半导体封装，其特征在于，进一步包含一或多个导电元件，所述一或多个导电元件延伸穿过所述第一绝缘材料并与所述衬底电连接。3.根据权利要求2所述的半导体封装，其特征在于，所述第二半导体裸片经由一或多个导线与所述一或多个导电元件电连接。4.根据权利要求2所述的半导体封装，其特征在于，其中所述一或多个导电元件包含铜柱。5.根据权利要求1所述的半导体封装，其特征在于，所述第二半导体裸片包含存储器裸片堆叠。6.根据权利要求5所述的半导体封装，其特征在于，所述存储器裸片堆叠包含以对称方式...

【专利技术属性】
技术研发人员：李仲培，
申请(专利权)人：美光科技公司，
类型：新型
国别省市：