半导体存储器件制造技术

根据本发明专利技术的一个方面的半导体存储器件包括ＤＲＡＭ单元，该ＤＲＡＭ单元包括一个晶体管和一个电容器，在该半导体存储器件中，第一电压和第二电压中的一个被施加于所述晶体管的栅极，其中，第一电压为被选择电压，第二电压为非被选择电压，所述第一电压和所述第二电压之间的电压差大于电源电压和接地电压之间的电压差，并且接地电压和电源电压中的一个更接近于非被选择电压的电压被施加到所述晶体管的背栅，而与被选择或非被选择无关。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器件，更具体来说，涉及一种DRAM (动态随机存取存储器)。
技术介绍
DRAM包括互补位线，其布置成与字线垂直；存储单元，其以 矩阵形式布置在字线和互补位线的交叉处。图6示出了根据相关技术的DRAM的电路构造的一个示例。如图 6所示，相关的存储器600包括字解码器601和存储单元阵列602。字 解码器601包括驱动字线来选择任意存储单元的字驱动器610。存储单 元阵列602包括与字驱动器610连接的存储单元621、 622和623。字驱动器610包括由高电势侧字线驱动电压VPP和接地电压GND 驱动的逆变器(inverter) In611、 In612和In613。如图7所示，逆变器In611、 In612和In613中的每个包括在高电 势侧字线驱动电压VPP和接地电压GND之间串联连接的PMOS晶体 管Pl和NMOS晶体管Nl。随后，控制信号CTRL被输入到PMOS晶 体管Pl和NMOS晶体管Nl的栅极。PMOS晶体管PI的漏极和NMOS 晶体管N1的漏极彼此连接，字线WL1、 WL2禾a WL3中的每个连接到 该节点。例如，在根据控制信号CTRL来写入或读取信息的过程中， 字驱动器610的逆变器In6U向字线WL1输出高电势侧字线驱动电压 VPP。另一方面，在信息的保持中，字驱动器610的逆变器In611向字 线WL1输出接地电压GND。高电势侧字线驱动电压VPP高于电源电 压VDD。逆变器In612和In613也具有与逆变器In611的构造相同的构造。存储单元621、 622和623分别包括NMOS栅晶体管(gate transistor) Trl、 Tr2和Tr3以及电容器Cl、 C2和C3。例如，栅晶体管Trl的栅极连接到字线WL1，源极和漏极中的一个连接到位线BLT。 栅晶体管Trl的漏极和源极中的另一个通过电容器C1连接到基准电压 HVDD (VDD/2)。存储单元622和623也具有与存储单元621的构造 相同的构造。栅晶体管Trl、 Tr2和Tr3的背栅连接到背栅电压源670，其中， 栅晶体管Trl、 Tr2和Tr3的背栅是形成有NMOS晶体管的阱(well)。 注意的是，背栅电压源670的输出电压VBB (下文中被称作VBB)被 设置为低于接地电压GND的负电压。这是因为通过将VBB设置为负 电压，可以增大栅晶体管的漏或源的n区域和阱的p区域之间的耗尽 层以降低p区域和n区域之间的寄生电容，或者可以抑制由于DRAM 的工艺变化导致的晶体管阈值的个体的差异。因此，通过理解的并几 乎被认为是公知知识的是在诸如DRAM的存储器电路构造中，VBB 被设置为低于接地电压GND的负电压。基于字线WL1的电压，存储单元621将栅晶体管Trl设置为导电 状态，以写入/读取信息。另外，存储单元621将栅晶体管Trl设置为 不导电状态，以保持在电容器C1中存储的电荷。此外，位线BLT连 接到读出放大器630。当栅晶体管Trl处于导电状态时，位线BLT连 接到电容器C1，并且电容器C1的电荷信息通过位线BLT输入到读出 放大器630。存储单元622和623也具有相同的构造。在诸如DRAM的现今的半导体存储器件中，制造工艺已经被小型 化。由制造工艺的小型化造成的问题是形成DRAM的晶体管的截止 状态(off-state)漏电流增大。随着截止状态漏电流增大，保持在存储 单元的电容器中的电荷容易减少。因此，需要对DRAM频繁地进行刷新(refresh)操作，这就需要用来来保持所存储的信息的刷新操作。因 此，存在的问题是DRAM的功耗增加。为了解决这个问题，出于抑 制存储单元的漏电流的目的，已经使用了负字线(negative word line) 方法。在负字线方法中，与非被选择的存储单元对应的字线的电势被 设置为低于接地电势GND的负电压VKK。图8示出了其中与非被选择的存储单元对应的字线的电压被设置 为负电压VKK的负字线方法的电路构造的一个示例。如将从图8所示 的，低电势侧字线驱动电压源860的输出电压(下文中被称作VKK) 被用作包括在字驱动器610中的逆变器的低压侧电源电压。因此，在 存储单元非被选择状态下的字线的电势是低于接地电势GND的负电压 VKK。另一方面，驱动电压VPP被用作存储单元选择状态下的字线的 电势。第2005-135461号(相关技术(1))和第11-031384号(相关 技术(2))日本未审专利申请公开中公开了一种技术，在该技术中， 向存储单元的栅晶体管的背栅施加负电压VBB，并向非被选择的字线 施加负电压VKK。然而，为了执行写入到存储单元621、 622和623/从存储单元621、 622和623读取的操作，字线(WL1、 WL2、 WL3)的逻辑电平在一定 的周期交替地重复H电平(VPP)和L电平(VKK)。这意味着在每 条字线中的一定周期重复地进行充电和放电。因此，低电势侧字线驱 动电压源860需要在每个周期重复地执行吸收在字线中存储的电荷和 向形成字驱动器610的多个逆变器提供负电压VKK。需要增强低电势 侧字线驱动电压源860的能力。如果上述增强不足够的话，则低电势 侧字线驱动电压源860的负电压的输出沿着正电压的方向逐渐增加， 并变得不稳定，如图9所示。低电势侧字线驱动电压源860连接到与 如图8所示的非被选择的存储单元对应的所有字线。因此，图9所示 的不稳定的电压被传输到与非被选择的存储单元对应的所有字线，这 使得控制栅晶体管的截止漏电流变得不可能的。如将从图IO所示的栅晶体管的构造所看到的，每条字线与存储单元的栅晶体管的阱通过栅电容器Cg电容耦合。换言之，在DRAM芯 片中的大量的非被选择的存储单元的栅晶体管的栅和阱通过栅电容器 Cg电容耦合，其中，所述栅和阱是低电势侧字线驱动电压源860和背 栅电压源67(K因此，图9所示的从低电势侧字线驱动电压源860输出 的不稳定电压被作为噪声传输到背栅电压源670。由于该噪声的影响， 导致从背栅电压源670输出的电压VBB从预定电压开始增大或减小。 另外，单元节点的电势也受不利影响。更具体来说，如果对VBB增加 的状态下的存储单元执行写操作且对VBB减小的状态下的存储单元执 行读取操作或刷新操作，则与VBB处于具有预定电压值的稳定条件的 情况相比较，电荷量减少。因此，上述的存储单元导致保持缺陷。另 外，在分离工艺等中复制以上最差的条件并丢弃作为缺陷单元的存储 单元是极其困难的。为了克服这个问题，提高低电势侧字线驱动电压源860的响应速 度或者增大稳定电容的量来去除波纹是可以有效的。然而，为了提高 低电势侧字线驱动电压源860的响应速度，需要增强产生负电压的负 电荷泵861的电压确定电路的响应，这样就增加了确定电路中的放大 器的功耗。另外，为了增大稳定电容的量来去除波纹，需要增大去耦 电容器的面积。因此，DRAM芯片的功耗或面积增大，这造成了不利 影响。如上所述，根据相关的半导体存储器件，驱动字线的驱动电压源 到非被选择的存储单元的输出可能是不稳定的。
技术实现思路
根据本专利技术一方面的半导体存储器件包括DRAM单元，其中 DRAM单元包括一个晶体管和一个电容器，在该半导体存储器件中， 本文档来自技高网...

【技术保护点】
一种包括ＤＲＡＭ单元的半导体存储器件，所述ＤＲＡＭ单元包括一个晶体管和一个电容器，其中，　第一电压和第二电压中的一个被施加至所述晶体管的栅极，所述第一电压为被选择电压，所述第二电压为非被选择电压，　所述第一电压和所述第二电压之间的电压差大于电源电压和接地电压之间的电压差，以及　所述接地电压和所述电源电压中的一个更接近于所述非被选择电压的电压被施加到所述晶体管的背栅，而与被选择或非被选择无关。

【技术特征摘要】
JP 2007-9-13 2007-2378811. 一种包括DRAM单元的半导体存储器件，所述DRAM单元包括一个晶体管和一个电容器，其中，第一电压和第二电压中的一个被施加至所述晶体管的栅极，所述第一电压为被选择电压，所述第二电压为非被选择电压，所述第一电压和所述第二电压之间的电压差大于电源电压和接地电压之间的电压差，以及所述接地电压和所述电源电压中的一个更接近于所述非被选择电压的电压被施加到所述晶体管的背栅，而与被选择或非被选择无关。2. 根据权利要求1所述的半导体存储器件，其中，所述晶体管是 NMOS晶体管。3. 根据权利要求2所述的半导体存储器件，其中， 所述第一电压是高于所述电源电压的正电压，以及 所述第二电压是低于所述接地电压的负电压。4. 根据权利要求1所述的半导体存储器件，其中，所述晶体管是 PMOS晶体管。5. 根据权利要求4所述的半导体存储器件，其中， 所述第一电压是低于所述接地电压的负电压，以及 所述第二电压是高于所述电源电压的正电压。6. 根据权利要求3所述的半导体存储器件，其中，通过正电荷泵 将所述正电压升压，通过负电荷泵将所述负电压降压。7. 根据权利要求1所述的半导体存储器件，其中，包括在所述电 容器中的两个节点中的没有与所述晶体管连接的节点的电势是处于所述电源电压和所述接地电压之间的中间电势。8. —种...

【专利技术属性】
技术研发人员：高桥弘行，中川敦，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]