【技术实现步骤摘要】
本专利技术涉及非易失性半导体存储器，更具体地说，涉及存储单元具有“与非”逻辑结构的非易失性半导体存储器。诸如EEPROM(电可擦可编程只读存储器)或MROM(掩模只读存储器)之类的非易失性半导体存储器，其存储单元的结构一般分为“或非”逻辑“与非”逻辑结构。“与非”逻辑存储单元结构具有这样的好处，即每个存储单元的选择晶体管数和各位线之间的接触孔数可以增加，因而大多数非易失性半导体存储器都采用这种存储单元结构。这类“与非”逻辑存储单元由许多单元存储器串组成，各串具有一个存储单元晶体管供存储数据之用和串选择装置供选择里面装置有规定的存储单元晶体管的单元存储器串之用。1979年2月27日颁布的美国专利4，142，176公开了一种具存储单元列的非易失性半导体存储器，其中的串选择装置和“与非”逻辑存储单元晶体管串联连接。如上述专利所示的那样，在构成存储单元阵列的许多单元存储器串中，用以选择存储器串的串选择晶体管与多个串联连接用以存储数据的存储单元晶体管串联连接，且串选择晶体管和存储单元晶体管两端分别接有电源线和位线。在数据存取操作的过程中，往位线上加电压，并选择存储串上...
【技术保护点】
一种非易失性半导体存储器，其存储单元阵列有多个成行成列排列的单元存储器串和多个存储通道串联连接构成一个单元存储器串的存储单元，其特征在于所述非易失性半导体存储器包括：至少两个串选择晶体管，与所述单元存储器串的一端串联连接，由给定的串选择 信号控制；和至少两个串选择和地选择晶体管，与所述单元存储器串的另一端串联连接，由给定的地选择信号控制，从而具有串选择功能和地选择功能。
【技术特征摘要】
KR 1993-3-12 3738/931.一种非易失性半导体存储器，其存储单元阵列有多个成行成列排列的单元存储器串和多个存储通道串联连接构成一个单元存储器串的存储单元，其特征在于所述非易失性半导体存储器包括至少两个串选择晶体管，与所述单元存储器串的一端串联连接，由给定的串选择信号控制；和至少两个串选择和地选择晶体管，与所述单元存储器串的另一端串联连接，由给定的地选择信号控制，从而具有串选择功能和地选择功能。2.如权利要求1所述的非易失性半导体存储器，其特征在于，所述串选择晶体管由一个耗尽型晶体管和一个增强型晶体管组成。3.如权利要求1所述的非易失性半导体存储器，其特征在于，所述串选择和地选择晶体管由一个耗尽式晶体管和一个增强式晶体管组成。4.如权利要求1所述的非易失性半导体存储器，其特征在于，所述串选择信号和所述地选择信号由给定的行解码器产生。5.一种非易失性半导体存储器，其存储单元阵列有多个成行成列排列的单元存储器串和多个存储通道串联连接构成一个单元存储器串的存储单元，所述非易失性半导体存储器包括一个位线，与所述多个单元存储器串中的两个单元存储器串相连接;至少两个串选择晶体管，与所述单元存储器串的一端串联连接，由给定的串选择信号控制;和至少两个串选择和地选择晶体管，与所述单元存储器串的另一端串联连接，由给定的地...
【专利技术属性】
技术研发人员：赵星熙，李炯坤，黄相基，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。