改进的动态存取存储器均衡器电路和均衡方法技术

在ＤＲＡＭ电路中对位线对预充电的均衡器电路，包括相对于位线对的一个角度取向的基本为Ｔ形的多晶硅栅部分。角度不是９０度整数倍的角。基本为Ｔ形的多晶硅栅部分包括构成均衡器电路的第一开关栅的第一多晶硅区，第一开关接到位线对的第一和第二位线；还包括构成均衡器电路的第二开关栅的第二多晶硅区，第二开关接到位线对的第一位线和预充电电压源；还包括构成均衡器电路的第三开关栅的第三多晶硅区，第三开关接到位线对的第二位线和预充电电压源。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及动态随机存取存储器电路，特别涉及在动态随机存取存储器电路中的均衡电路。动态随机存取存储器(DRAM)电路是已知的。在DRAM电路中，可以有百万个甚至亿万个存储器单元。通常把这些存储器单元分组成多个存储器阵列，每个阵列中包括DRAM电路的存储器单元总数的一子组(subset)。例如，256MB(兆位)的DRAM单元可以有256个阵列，每一个阵列大致有1MBDRAM单元。阵列可以排列成行和列，例如在一个实例中为32×8个。为便于存取，每个阵列中的存储器单元也排成行和列。之后，用多个位线和字线从每个存储器单元读出和/或写入。尽管位线或可以是垂直方向或可以是水平方向，但为了便于说明，使位线按垂直方向经过，字线按垂直于位线方向设置。存储器单元的一列通常接到一对位线上。在DRAM的有效循环中，可经位线把信息写入单元或从单元读出。位线通常是互补的，在读或写期间，一个位线为低电平，另一个位线为高电平。例如，如果DRAM在3V工作时，在给定的有效循环中，通常位线上的电压是0V和3V。在无效循环中，位线预充电是为下一个有效循环作准备。预充电使在一对位线上的电压均衡到预定电压电平，通常它约是“高”电压电平的1/2。用以上实例，在一对位线上的电压可预充电到例如1.5V，以备下一个有效循环。为便于说明，附图说明图1展示出一个现有技术的对位线预充电用的均衡器电路100。如图示，该电路耦合到来自阵列104的位线102a和102b。如上所述，位线102a和102b是互补的。在无效循环中，导体106上的信号EQ接到开关108(通常是一个n-FET器件)上，使位线102a和102b一起短路，从而使其上的电压基本上均衡。同一信号EQ也接到开关110上(它通常是耦合到位线102a上的一个n-FET器件)给位线102a供给预充电的电位电平VBLEQ。同一信号EQ也加到通常是与位线102b耦合的n-FET器件的开关112上，给位线102b供给预充电的电位电平VBLEQ。同时把信号加到三个开关108、110和102上，使位线102a和102b上的电压均衡、并在DRAM无效循环期间预充电到预充电电位电平VBLEQ。由于三个开关108，110和112分享位线均衡，因此，这里把它们叫做三均衡开关。预充电电位电平VBLEQ经任选电流限制开关114供给所述的开关110和112。开关114通常是其栅和源耦合在一起的n-FET耗尽型器件。因此，开关114通常是导通(“on”)的，VBLEQ总是供给开关110和112(如上所述，位线本身不接收VBLEQ直至开关110和112导通为止)。如果单元的一列有缺陷(例如，不论是位线102a或102b被短路接地)，开关114可防止VBLEQ过量漏泄而出现的故障，而且，不会使整个DRAM出现同样的故障。用标准的置换方法通过单元的冗余列置换有故障的单元列。图2是图1中均衡器电路100的布图，它包括位线102a和102b。图2中示出了三个层金属层，多晶硅层和有源层。金属层用来构成字线和一些互连线。金属层位于多晶硅层上，用介质层使它们绝缘。多晶硅层用来构成开关的栅并给一些开关之间提供导电。多晶硅层在某些位置覆盖在下的有源层以形成n-FET开关。图2所示器件的功能更充分的说明如下。图1中的信号EQ供给金属线200。通过接点202，信号EQ还供给多晶硅导体204。多晶硅导体204提供由多晶硅导体204覆盖在下的有源层206上所形成的开关的栅。当多晶硅导体204在多处覆盖有源层206时，则形成多个开关。图1所示开关108形成在覆盖有源区206a和206b上的多晶硅区204a处。如图2所示，多晶硅区204a位于T形多晶硅栅部分204TA的垂直部分。图1所示开关110形成在多晶硅区204b覆盖有源区206c和206d处。如图2所示，多晶硅区204b位于T形多晶硅栅部分204TA的水平部分。图1所示开关112形成在多晶硅区204c覆盖有源区206e和206f处。如图2所示，多晶硅区204b位于T形多晶硅栅部分204TA的其它水平部分中。多晶硅导体204的多晶硅区204a，204b和204c构成开关108，110，和112的T形多晶硅栅部分204TA。为便于查阅，这里的多晶硅导体称作T形多晶硅栅部分204TA，它与相邻的位线对的T形多晶硅栅部分204TB不同。开关108的有源区206a经接点220耦合到位线102a。开关108的有源区206b经接点222耦合到位线102b。当EQ信号出现在多晶硅导体204(和多晶硅区204a)上时，在开关108的有源区206a与206b之间构成了导电沟道，由此，按参照图1所述的方式使位线102a和102b同时短路。多晶硅导体204上出现的信号EQ也会使同样的信号出现在多晶硅区204b上，由此，在有源区206c与206d之间构成导电沟道，即，开关110导通。同样，出现在多晶硅导体204上的EQ信号也会使同样的信号出现在多晶硅区204c上，由此，使有源区206e与206f之间形成导电沟道，即，开关112导通。在同一有源区层中的有源区206e和206d互连。该互连表示图1中的连接件120，即，把开关110和112(经开关114)连接到VBLEQ的连接件。图2中，该互连是接到开关114的有源区206g。多晶硅线230的多晶硅栅区230a用作开关114的栅。该多晶硅层230经接点234也连接到金属线232，它再经接点236a和236b依次接到有源区206d/206e的互连线。因此，金属线232按图1所示方式把开关114的栅接到它的源。通常，该源到栅互连使开关114保持导通，即，允许在开关114的有源区206g与206h之间存在导电沟道。有源区206h在有源区层中连接到承载VBLEQ信号的金属240。因此，VBLEQ信号从金属204经开关114供给开关110和112。本领域的技术人员会很容易理解图1的图形构件与图2的布图之间的对应部分。图2中，构成均衡电路所需的区域大致在由X和Y箭头所划定的区域内。在典型的256MB DRAM中，例如，每个阵列中可以高达4000位线对。为了使构成均衡器电路的区域尽可能最大，设计者使位线对交错设置。用交错的办法，可使奇数位线对与例如阵列上边缘处设置的均衡器电路相等，而偶数位线对与例如阵列下边缘处设置的均衡器电路相等。图3是为说明该交错概念的假想阵列300。在阵列300中，从上边缘320伸出的奇数位线对301和303等于均衡器带326中设置的均衡器电路322和324。同样，从下边缘350伸出的偶数位线对302和304等于均衡器带356中设置的均衡器电路352和354。与所有位线简单地从阵列300的边缘320和350中的一个伸出相比，使位线交错可以有更大的面积用于构成均衡器带中的均衡器电路，例如均衡器电路322、324、352或354。再参见图2，发现均衡器电路的X尺寸通常是由制造阵列中的存储器单元使用的设计准则尺度而预先确定的。而且，当阵列设计准则改变时，位线隔得很近，则使能构成均衡器电路的面积减小。例如，当阵列中的设计准则尺度从0.25μm变成0.175μm时，例如，在1GB(千兆位)DRAM电路中，构成每个均衡器电路所允许的X尺寸可减到例如只有0.5μm。本文档来自技高网...

【技术保护点】
一种动态存取存储器电路中的位线对预充电用的均衡器电路，包含：按相对于所述位线对一个角度取向的基本上为Ｔ形的多晶硅栅部分，所述角度是不为９０度的整数倍的角，所述基本上为Ｔ形的多晶硅栅部分包括：第一多晶硅区，用于构成所述均衡器电路的第一 开关的栅，所述第一开关接到所述位线对的第一位线和所述位线对的第二位线；第二多晶硅区，用于构成所述均衡器电路的第二开关的栅，所述第二开关接到所述位线对的所述第一位线和预充电电压源；和第三多晶硅区，用于构成所述均衡器电路的第三开关的栅， 所述第三开关接到所述位线对的第二位线和所述预充电电压源。

【技术特征摘要】
US 1997-6-30 8848551.一种动态存取存储器电路中的位线对预充电用的均衡器电路，包含按相对于所述位线对一个角度取向的基本上为T形的多晶硅栅部分，所述角度是不为90度的整数倍的角，所述基本上为T形的多晶硅栅部分包括第一多晶硅区，用于构成所述均衡器电路的第一开关的栅，所述第一开关接到所述位线对的第一位线和所述位线对的第二位线；第二多晶硅区，用于构成所述均衡器电路的第二开关的栅，所述第二开关接到所述位线对的所述第一位线和预充电电压源；和第三多晶硅区，用于构成所述均衡器电路的第三开关的栅，所述第三开关接到所述位线对的第二位线和所述预充电电压源。2.按权利要求1的均衡器电路，其中，所述第一多晶硅区设置在所述基本上为T形的多晶硅栅部分的垂直部分中。3.按权利要求2的均衡器电路，其中，所述第二多晶硅区设在所述基本上为T形的多晶硅栅部分的水平部分内。4.按权利要求3的均衡器电路，其中，所述第三多晶硅区设在所述基本上是T形的多晶硅栅部分的另一水平部分中。5.按权利要求2的均衡器电路，还包含设置在所述第一多晶硅区的第一边上的第一位线接点，所述第一位线接点把所述第一开关的第一有源区接到所述位线对的所述第一位线。6.按权利要求5的均衡器电路，还包含设在所述第一多晶硅区的对着所述第一边的第二边上的第二位线接点，所述第二位线接点把所述第一开关的第二有源区接到所述位线对的所述第二位线。7.按权利要求2的均衡器电路，其中，所述第二开关和第三开关经第四开关接到所述预充电电压源。8.按权利要求7的均衡器电路，其中，所述第四开关是栅-源连接的耗尽型n-FET器件。9.按权利要求1的均衡器电路，其中，所述角度约是45度。10.按权利要求9的均衡器电路，其中，用第一组设计准则尺度构成的所述均衡器电路，所述的位线对从用第二组设计准则尺度构成的存储器单元阵列伸出，所述第二组设计准则尺度小于所述第一组设计准则尺度。11.一种动态随机存取存储器电路，包括存储器单元阵列，所述阵列中的所述存储器单元排成行和列，所述阵列具有相邻于所述阵列的第一边缘的第一均衡器面积；接到所述存储器单元的第一列的第一对位线，所述第一对位线延伸到所述第一均衡器面积，设在所述第一均衡器面积内的第一均衡器电路，用于使所述第一对位线预充电到预定的预充电电位电平，包括具有第一、第二和第三多晶硅区的基本上为T形的第一多晶硅栅部分，所述T形第一多晶硅栅部分是按相对于所述第一对位线的第一角度而取向的，所述第一角度是不为90度整数倍的角；接到所述第一对位线的第一位线和第二位线的第一开关，所述第一多晶硅区代表所述第一开关的栅，当用供给所述第一多晶硅区的第一信号激励所述第一开关时，使所述第一对位线上的电位电平基本均衡；接到所述第一对位线的所述第一位线和预充电电压源的第二开关，所述预充电电压源供给所述预定的预充电电位电平，所述第二多晶硅区代表所述第二开关的栅，当用加到所述第二多晶硅区的所述第一信号激励所述第二开关时，把所述第一位线预充电到所述预定的预充电电位电平；和接到所述第一对位线的所述第二位线和所述预充电电源的第三开关，所述第三多晶硅区代表所述第三开关的栅，当用加到所述第三多晶硅区的所述第一信号激励第三开关时，把所述第二位线预充电到所述预定的预充电电位电平。12.按权利要求11的动态随机存取存储器电路，还包含接到所述存储器单元第二列的第二对位线，所述第二对位线延伸到所述第一均衡器区域，所述第二对位线与所述第一对位线相邻；和设置在所述第一均衡器区中的第二均衡器电路，用于给所述第二对位线预充电到预定的预充电电位电平，包括按相对于所述第二对位线的第二角度取向的基本上为T形的第二多晶硅栅部分，所述第二角度也不是90度整数倍...

【专利技术属性】
技术研发人员：海因茨霍尼格施密德，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]