在多个存储单元间共有存取元件的薄膜磁性体存储器制造技术

构成ＭＴＪ存储单元的隧道磁阻元件连接在位线与条带之间。条带为同一子阵列内的在行方向上相邻的多个隧道磁阻元件所共有。存取晶体管连接在条带和接地电压之间，响应于对应的字线而导通或关断。由于无需与各隧道磁阻元件对应地设置存取晶体管就能进行数据读出，所以可以使阵列面积小型化。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及薄膜磁性体存储器，更特定地说，涉及具有含磁隧道结(MTJ)的存储单元的随机存取存储器。作为能以低功耗进行非易失性的数据存储的存储器，MRAM(磁随机存储器)器件正引人注目。MRAM器件是利用在半导体集成电路中形成的多个薄膜磁性体进行非易失性的数据存储，可以对每个薄膜磁性体进行随机存取的存储器。特别是，近年来已发表了借助于将利用磁隧道结的薄膜磁性体用作存储单元，MRAM器件的性能得到飞速进步的情况。关于具有含磁隧道结的存储单元的MRAM器件，已在“A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FETSwitch in each Cell”(“一种在每个单元中使用磁隧道结和FET开关的10ns读写非易失性存储器阵列”)，ISSCC Digest of TechnicalPapers，TA7.2，Feb.2000和“Nonvolatile RAM based on MagneticTunnel Junction Elements”(“基于磁隧道结元件的非易失性RAM”)，ISSCC Digest of Technical Papers，TA7.3，Feb.2000等技术文献中公开。附图说明图18是示出具有磁隧道结的存储单元(以下简称为MTJ存储单元)的结构的概略图。参照图18，MTJ存储单元包含其电阻值随磁写入的存储数据的数据电平而变化的隧道磁阻元件TMR和存取晶体管ATR。存取晶体管ATR在位线BL与接地电压线GL之间与隧道磁阻元件TMR串联连接。作为典型的存取晶体管ATR，可以使用场效应晶体管。对MTJ存储单元，配置了用于在数据写入时和数据读出时分别流过数据写入电流和数据读出电流的位线BL、用于在数据写入时流过数据写入电流的写数位线WDL、用于指示数据读出的字线WL以及用于在数据读出时将隧道磁阻元件TMR下拉至接地电压GND的接地电压线GL。在数据读出时，响应于存取晶体管ATR的接通，隧道磁阻元件TMR在接地电压线GL(接地电压GND)与位线BL之间进行电结合。图19是说明对MTJ存储单元的数据写入工作的原理图。参照图19，隧道磁阻元件TMR具有有固定磁化方向的磁性体层(以下简称为固定磁化层)FL和在与数据写入电流所产生的数据写入磁场相应的方向磁化的磁性体层(以下简称为自由磁化层)VL。在固定磁化层FL与自由磁化层VL之间设置了由绝缘体膜形成的隧道势垒TB。自由磁化层VL根据写入的存储数据的电平，与固定磁化层FL在同一方向或相反方向磁化。隧道磁阻元件TMR的电阻值依固定磁化层FL与自由磁化层VL之间的磁化方向的相对关系而变化。具体地说，当固定磁化层FL与自由磁化层VL之间的磁化方向一致时，与两者的磁化方向相反时相比，其电阻值减小。在数据写入时，字线WL被非激活，存取晶体管ATR被断开。在此状态下，用于磁化自由磁化层VL的数据写入电流，在与写入数据电平相应的方向，分别流过位线BL和写数位线WDL。即，自由磁化层VL的磁化方向由分别流过位线BL和写数位线WDL的数据写入电流的方向决定。图20是示出数据写入电流与自由磁化层VL的磁化的关系的原理图。参照图20，横轴所示的磁场Hx表示由流过写数位线WDL的数据写入电流产生的磁场H(WDL)。另一方面，纵轴所示的磁场Hy表示由流过位线BL的数据写入电流产生的磁场H(BL)。仅当磁场H(WDL)与H(BL)之和达到图中所示的星形特性线的外侧的区域时，自由磁化层VL的磁化方向才发生更新。即，为进行数据写入，必须在写数位线WDL和位线BL两方流过足以产生超过规定强度的磁场的数据写入电流。另一方面，在施加相当于星形特性线的内侧区域的磁场时，自由磁化层VL的磁化方向不变。即，仅在数位线WDL和位线BL的一方流过规定的数据写入电流时，不进行数据写入。一度写入了MTJ存储单元的磁化方向，即存储数据电平，在进行新的数据写入之前的期间能非易失性地保持。图21是说明从MTJ存储单元的数据读出工作的原理图。参照图21，在数据读出时，存取晶体管ATR响应于字线WL的激活而接通。据此，隧道磁阻元件TMR在下拉至接地电压GND的状态下与位线BL电结合。在此状态下，借助于在包含位线BL和隧道磁阻元件TMR的电流路径中流过数据读出电流Is，能够在位线BL上产生与隧道磁阻元件TMR的电阻值相应的，即与MTJ存储单元的存储数据的电平相应的电压变化。例如，如果在将位线BL预充电至规定电压后开始供给数据读出电流Is，就可以借助于检测位线BL的电压来读出MTJ存储单元的存储数据。另外，在数据读出时虽然在隧道磁阻元件TMR上也有数据读出电流流过，但数据读出电流Is一般被设定成比上述数据写入电流小约1～2个数量级。因此，由数据读出时的数据读出电流Is的影响而导致的错误改写MTJ存储单元的存储数据的可能性很小。图22是在半导体衬底上制作的MTJ存储单元的结构图。参照图22，在半导体主衬底SUB上形成的存取晶体管ATR具有n型区的源/漏区310、320和栅极330。源/漏区310经在接触孔341中形成的金属膜与接地电压线GL电结合。写数位线WDL在设置于接地电压线GL的上层的金属布线层上形成。隧道磁阻元件TMR配置在写数位线WDL的上层。隧道磁阻元件TMR经在条带SL上和接触孔340中形成的金属膜与存取晶体管ATR的源/漏区320电结合。条带SL为了将隧道磁阻元件TMR与存取晶体管ATR电结合而设置，由导电性物质形成。位线BL与隧道磁阻元件TMR电结合，并且设置在隧道磁阻元件TMR的上层。如已说明过的那样，在数据写入时，必须在位线BL和写数位线WDL两方流过数据写入电流。另一方面，在数据读出时，借助于将字线WL激活至例如高电压状态，存取晶体管ATR接通。据此，经存取晶体管ATR下拉至接地电压GND的隧道磁阻元件与位线BL电结合。流过数据写入电流和数据读出电流的位线BL和流过数据写入电流的写数位线WDL用金属布线层形成。另一方面，由于为控制存取晶体管ATR的栅电压设置了字线WL，所以无需主动地使电流流过。因此，从提高集成度的观点出发，字线WL一般用多晶硅层或多晶硅化物层与栅极330在同一布线层上形成，而不新设置独立的金属布线层。但是，如图22所示，为了对MTJ存储单元进行数据读出，必须避开写数位线WDL而设置用于将隧道磁阻元件TMR和存取晶体管ATR进行电耦合的条带SL和接触孔340。由此，在形成集成配置多个MTJ存储单元的MRAM器件的场合，受布局制约而妨碍高集成化，使阵列面积增大。另外，应用于MRAM器件的隧道磁阻元件TMR的电阻值一般为数十kΩ左右。还有，在数据读出时通过数据读出电流的位线上存在寄生电容。因此，当数据读出电流的路径的RC时间常数大时，基于位线BL的电压检测的数据读出工作就难以高速化。本专利技术的目的在于提供可以求得集成配置MTJ存储单元的存储器阵列节省面积的薄膜磁性体存储器。本专利技术的另一目的在于提供可得到数据读出高速化、并且包含MTJ存储单元的薄膜磁性体存储器。对本专利技术概括起来说，这是一种薄膜磁性体存储器，其中包含存储器阵列、多条第1信号线和本文档来自技高网...

【技术保护点】
一种薄膜磁性体存储器，其特征在于，包括： 含有配置成行列状的多个存储单元、沿列方向被分为多个列组的存储器阵列， 各上述存储单元包含其电阻值随磁写入的存储数据而变化的隧道磁阻元件； 分别与存储单元列对应配置的多条第１信号线；以及 在各存储单元行中，分别与上述多个列组对应配置的多条第２信号线， 各上述隧道磁阻元件在上述多条第１信号线中的对应的１条与上述多条第２信号线中的对应的一条之间电结合。

【技术特征摘要】
JP 2001-9-21 288825/011.一种薄膜磁性体存储器，其特征在于，包括含有配置成行列状的多个存储单元、沿列方向被分为多个列组的存储器阵列，各上述存储单元包含其电阻值随磁写入的存储数据而变化的隧道磁阻元件；分别与存储单元列对应配置的多条第1信号线；以及在各存储单元行中，分别与上述多个列组对应配置的多条第2信号线，各上述隧道磁阻元件在上述多条第1信号线中的对应的1条与上述多条第2信号线中的对应的一条之间电结合。2.如权利要求1所述的薄膜磁性体存储器，其特征在于，还包括分别与存储单元行对应配置的、在数据读出时根据行选择结果有选择地被激活的多条字线；以及分别与上述多条第2信号线对应配置的多个存取开关，各上述存取开关在对应的第2信号线与第1电压之间电耦合，响应于上述多条字线中的对应的1条的激活而接通。3.如权利要求2所述的薄膜磁性体存储器，其特征在于还包括分别与上述多条第2信号线对应设置、其每一个在上述多条第2信号线中的对应的1条与上述第1电压之间，与上述多个存取开关中的对应的1个串联连接的多个选择门，上述多个选择门的每一个在除上述对应的1条第2信号与被选择为数据读出对象的选择存储单元相连接的场合以外关断。4.如权利要求2所述的薄膜磁性体存储器，其特征在于各上述存取开关避开配置了上述隧道磁阻元件的区域的上下区域而配置。5.如权利要求2所述的薄膜磁性体存储器，其特征在于各上述列组，各自有L(L2以上的整数)个存储单元列，上述薄膜磁性体存储器还具有用于从上述多条第1信号线中选择与上述多个列组中的被选择为数据读出对象的列组对应的L条第1信号线的选择电路；以及用于在数据读出时，读出分别存储于在被上述选择电路选择的上述L条第1信号线与上述第1电压之间电耦合的L个存储单元中的L个存储数据的L个数据读出电路。6.如权利要求1所述的薄膜磁性体存储器，其特征在于，包括分别与上述存储单元行对应配置的，并且其每一条都根据在数据读出时的行选择结果有选择地被激活的多条字线；分别与上述多条第2信号线对应配置的多个数据读出电路；分别与上述多条第2信号线对应设置的、其每一个都在上述多条第2信号线中的对应的1条与上述多个数据读出电路中的对应的1个之间电结合的多个存取开关；以及分别与上述多条第1信号线对应设置的、用于将与被选择为数据读出对象的选择存储单元相连接的第1信号线驱动至第1驱动电压的信号线驱动电路，各上述存取开关具有与上述多条字线中的对应的1条相结合的门，通过有选择地接通，使与上述选择存储单元相连接的第2信号线与上述对应的1个数据读出电路电结合，各上述数据读出电路以第2驱动电压驱动经接通了的上述存取开关进行电结合的对应的第2信号线，并且根据流过上述对应的第2信号线的电流读出上述存储数据。7.如权利要求6所述的薄膜磁性体存储器，其特征在于上述多个数据读出电路以属于同一上述存储单元行的第2信号线共有同一数据读出电路的方式配置，上述薄膜磁性体存储器还包括分别与上述多条第2信号线对应设置、其每一个在上述多条第2信号线中的对应的1条与上述多个数据读出电路中的对应的1个之间，与上述多个存取开关中的对应的1个串联连接的多个选择门，各上述存取开关在上述对应的1条字线被激活时接通，各上述选择门在除上述对应的1条第2信号与被选择为数据读出对象的选择存储单元相连接以外的场合关断。8.如权利要求6所述的薄膜磁性体存储器，其特征在于各上述存取开关避开配置了上述隧道磁阻元件的区域的上下区域而配置。9.一种薄膜磁性体存储器，其特征在于，包括其每一个都用于存储被设定为第1和第2电平的某一电平的存储数据的多个存储单元，各上述存储单元包含根据磁写入的上述存储数据的的电平而具有第1和第2电阻值的某一电阻值的隧道磁阻元件，上述多个存储单元中的被选择为数据读出对象的选择存储单元在第1与第2电压之间电耦合；用于产生其值为在上述存储数据为上述第1电平时流过上述选择存储单元的第1电流与在上述存储数据为上述第2电平时流过上述选择存储单元的第2电流的中间值的基准电流的基准电流发生电路；以及用于基于对流过上述选择存储单元的存储单元电流与上述基准电流的比较，读出上述存储数据的数据读出电路。10.如权利要求9所述的薄膜磁性体存储器，其特征在于上述基准电流发生...

【专利技术属性】
技术研发人员：大石司，日高秀人，石川正敏，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]