使用非刷新动态随机存取存储器的计算机装置制造方法及图纸

一种带有处理器（５）和至少一个存储单元（７，９，１１，１３）的计算机装置，存储单元连接于处理器（５）并且包括动态随机存取存储器（１３），其中在运行程序期间，计算机装置使用而非刷新动态随机存取存储器（１３）的至少一部分。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种包括处理器和至少一个连接于处理器之存储单元的计算机装置，其中所述存储单元包括具有预定保持时间的动态随机存取存储器，所述计算机装置用于在处理器上运行预定的程序，同时在存储时间内，暂时地将数据存储在动态随机存取存储器的至少一部分中。US-A-5.1148.546，US-A5.283.885，和US-A-5.469.559中公开了仅仅刷新包含有效数据的DRAM部分的类似技术。在传统上，所有的智能卡都具有用静态随机存取存储器(RAM)单元来实现的芯片。通过使用存储器阵列映像技术，就能够从这种RAM中恶意提取数据。因此，在实施例中，本专利技术的目的是在智能卡中应用这种DRAM，以便减少通过扫描其中保持的数据来恶意入侵RAM单元的风险。因此，根据本专利技术，存储时间比保持时间短，并且计算机装置在运行程序期间，使用而非刷新包括数据的动态随机存取存储器的至少一部分。本专利技术基于对特定领域的观察结果，在特定的使用领域中，尤其是(无接触)智能卡，有这样的固有的时间要求有限的保持而不用刷新DRAM单元的数据不再防碍对其有效使用。DRAM单元通常使用单(MOS)晶体管，而传统的静态型RAM单元需要四个或者更多(MOS)晶体管。根据本专利技术，在运行程序的同时DRAM的部分不刷新。由于没有使用刷新操作，DRAM单元中数据的保持时间就取决于DRAM单元的电容量。保持时间取决于单元的设计参数。在许多智能卡应用中，数据处理必须在小于150ms的时间内完成。而具有例如几百个ms保持时间的DRAM单元很容易设计。因此，执行计算所需要的数据要在适当设计的DRAM单元中保持足够长的时间。由于在保持时间之后，所有的数据都将丢失，所以通过增加恶意从存储器中提取数据的困难性，本专利技术提高了安全性。实现本专利技术的一种方法是通过将动态随机存取存储器的至少一部分不与刷新电路相连。另一个可选择的方法是取消动态随机存取存储器至少一部分的已有刷新电路的刷新功能。由于在硅片上单一DRAM单元比静态RAM单元需要更小的空间，所以使用相同尺寸的芯片区域就会获得更大的存储容量。另一种选择是，相同数目的需要存储单元需要更小硅片区域。这对于智能卡尤其重要，其中RAM通常是区域最大的元件。因此，本专利技术还能获得降低智能卡芯片开销的可能性。因此，本专利技术还涉及具有上述确定的计算机装置的智能卡。但是，本专利技术不仅涉及智能卡或者类似的装置，而且涉及计算机之类与这种卡进行通信的终端。因此，本专利技术涉及带有终端处理器和连接于所述终端处理器、用来与计算机装置进行通信的终端通信接口的终端，所述的计算机装置包括处理器，通信接口和至少一个存储器单元，所述通信接口和所述至少一个存储器单元连接于所述处理器，所述至少一个存储器单元包括使用预定的指令序列来存储计算机程序的存储器和动态随机存取存储器，所述计算机装置在运行所述程序的同时，使用而非刷新所述动态随机存取存储器的至少一部分，其中所述的终端处理器执行如下的步骤(a)仿真计算机程序； (b)分析计算机装置的处理器需要的时间周期，以便执行指令序列中的每一条指令，并且决定处理器需要的所有保持时间，以便在执行指令序列期间，暂时地将数据存储在动态随机存取存储器的至少一部分中；(c)确定保持时间比预定的刷新时间长的连续的指令组；(d)将附加指令加入连续指令组，以便获得那些连续指令组的修改保持时间，其中修改保持时间比预定的刷新时间短。可以看出在这里确定的术语“终端”要广泛地解释，如同包括任何一种能与包括上述定义的DRAM存储器的计算机装置通信的计算机装置。而且，术语“终端处理器”并不是要把这种处理器限定为单片处理器。它可以包括多个并行处理和通信的子处理器，甚至允许它们中的一些可以在物理上位于终端的外部。通过使用这种计算机装置，可以明确的是，要被处理器执行的程序存储的数据在DRAM单元中保持时间不必比DRAM单元的保持时间长。因此，执行其计算机程序的处理器确实不需要刷新电路。在又一个实施例中，本专利技术涉及在计算机装置上运行程序的方法，所述的计算机装置包括处理器和连接于所述处理器的至少一个存储器单元，并且所述的计算机装置包括具有预定保持时间的动态随机存取存储器，所述方法包括在所述处理器上运行预定程序的同时在存储时间内将数据暂时存储在所述动态随机存取存储器的至少一部分中的步骤，其中所述的存储时间比所述的保持时间短，并且所述的方法还包括在所述运行程序期间，使用而非刷新所述包含所述数据的动态随机存取存储器的所述至少一部分的步骤。而且，本专利技术涉及包括计算机装置可执行的指令的计算机程序，所述的计算机装置包括处理器和至少一个连接于所述处理器的存储器单元，并且所述的计算机装置包括具有预定保持时间的动态随机存取存储器，而在所述计算机装置上运行的计算机程序包括，在存储时间内将数据暂时地存储在所述动态随机存取存储器中的步骤，其中所述的存储时间比所述保持时间短，并且所述计算机程序还包括在所述运行程序期间，使用而非刷新所述包含所述数据的动态随机存取存储器的所述至少一部分的步骤。最后，本专利技术涉及包括上述确定的计算机程序的计算机可读媒介。附图说明在下文，将参考描述本专利技术的附图对本专利技术进行描述，本专利技术并不局限于由所附权利要求限定的范围。图1示出了智能卡和与另一个终端通信的终端；图2示意性地示出了使用非刷新DRAM的计算机装置；图3示意性地示出了四个存储体中的DRAM部分；图4示意性地示出了在字线装置中使用一些存储器，以便校验DRAM单元的正确操作；图5示出了要校验DRAM的内容是否仍然有效的步骤流程图；图6示出了要这样修正计算机程序的步骤流程图存储器单元中数据的最大保持时间比DRAM单元的特定保持时间短。图1示出了具有通信接口3的智能卡1。示出的通信接口3包括金属片。但是，在无接触实施例中，接口包括天线，例如图1中用短划线示出的线圈3’。这种智能卡广为人知。图1还示意性地示出了能与智能卡1通信的终端2。因此，终端2包括与智能卡1的接口3进行通信的通信接口4。此类连接的技术细节对本领域的技术人员来说是公知的。终端2包括连接于通信接口4的处理器6。通过其通信接口4，处理器6能够与智能卡1的处理器(图1未示出)通信。示出的处理器6是一块，但是，如果优选的话，可由多个子处理器来实现处理器6，其中多个子处理器之间相互通信，并且每一个子处理器都专用于执行预定的任务。一个或者多个所述子处理器可以位于终端2之外。，处理器6(或者子处理器)以带有合适的软件的计算机的形式来实现更好。但是，如果需要，它们可以由专用数字电路的形式来实现。如图2所示，智能卡1的通信接口3连接于处理器5。根据本专利技术，处理器5连接于包括DRAM(动态随机存取存储器)单元的至少一个存储区域13。根据本专利技术的一个实施例，DRAM13的至少一部分没有与刷新电路相连接。如果示于图2的逻辑电路装置用于智能卡应用中，最好根本不使用刷新电路。这可以节省这种单片计算机上的空间和电路。当然，在其它应用中，人们也可以决定根本不使用刷新电路。DRAM13可以连接于分离的逻辑电路15，下文将说明它的操作。逻辑电路15不是连接于计算单元17，就是连接于通信接口3。但是，逻辑电路15也可以不但连接于计算单元17，而且连接于通信接口3。实际上，处理器5本文档来自技高网...

【技术保护点】
一种包括处理器（５）和至少一个连接于所述处理器（５）的存储单元（７，９，１１，１３）的计算机装置，并且包括具有预定保持时间的动态随机存取存储器（１３），所述计算机装置用来在所述处理器（５）上运行预定的程序的同时在存储时间内将数据暂时地存储在所述动态随机存取存储器（１３）的至少一部分中，其中所述存储时间比所述保持时间短，并且在运行所述程序期间所述计算机装置使用而非刷新所述包含所述数据的动态随机存取存储器的所述至少一部分。

【技术特征摘要】
【国外来华专利技术】NL 1999-12-6 PCT/NL99/007461.一种包括处理器(5)和至少一个连接于所述处理器(5)的存储单元(7，9，11，13)的计算机装置，并且包括具有预定保持时间的动态随机存取存储器(13)，所述计算机装置用来在所述处理器(5)上运行预定的程序的同时在存储时间内将数据暂时地存储在所述动态随机存取存储器(13)的至少一部分中，其中所述存储时间比所述保持时间短，并且在运行所述程序期间所述计算机装置使用而非刷新所述包含所述数据的动态随机存取存储器的所述至少一部分。2.根据权利要求1所述的一种计算机装置，其特征在于所述动态随机存取存储器(13)的所述至少一部分不与刷新电路相连接。3.根据权利要求1或者2所述的一种计算机装置，其特征在于所述动态随机存取存储器分为两个或者更多个存储体13(1)，13(2)，13(3)，13(4)，每一个存储体对于数据的存储和检索是可以独立存取的。4.根据权利要求1、2或者3所述的一种计算机装置，其特征在于所述动态随机存取存储器的又一部分(13(1))由附加逻辑电路(15)来控制。5.根据权利要求4所述的一种计算机装置，其特征在于所述附加逻辑电路(15)连接于通信接口(3)。6.根据权利要求4所述的一种计算机装置，它还包括连接于所述附加逻辑电路(15)的附加计算单元(17)。7.根据前面权利要求中任何一项权利要求所述的一种计算机装置，其特征在于所述动态随机存取存储器具有多个字线，每一个字线包括存储单元阵列，至少一个所述字线包括一个或者多个连接于校验逻辑(19)的存储单元列，校验逻辑(19)与所述处理器(5)相连，并且用来执行下述步骤(a)每当处理器将数据写入所述至少一个字线时，将预定的逻辑值写入所述一个或者多个存储器列；(b)每当所述处理器读所述至少一个字线时，读取所述一个或者多个存储单元列的实际内容；(c)校验是否所述实际内容与所述预定的逻辑值一致；(d)一检测到所述实际内容与所述预定值不同，就传输警告信号至所述处理器。8.根据权利要求7所述的一种计算机装置，其特征在于所述至少一个字线的所述一个或者多个存储器单元列使用具有比所述至少一个字线中的其它存储单元的保持时间短的存储单元来实现。9.根据前面权利要求中任何一项权利要求所述的一种计算机装置，它作为单片装置来实现。10.一种智能卡(1)，具有根据权利前面权利要求中任...

【专利技术属性】
技术研发人员：爱德华卡雷尔德容，
申请(专利权)人：太阳微系统公司，
类型：发明
国别省市：US[美国]