存储器错误处理方法与电路配置技术

本发明专利技术涉及用于在其中使用了冗余系统的存储器配置中执行错误纠正的方法与电路配置。通过使用一种相应的编码，冗余地记录瑕疵单元的地址。然后，在把瑕疵地址信息与一个外加地址进行比较之前，实施对瑕疵地址信息的错误纠正。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于在具有冗余系统的存储器配置中执行错误处理的方法与电路配置。从存储器发展的最早期阶段起，设计人员就已认识到人们对某种片上错误恢复电路的需求。即如人们所知，实践中，由于制造存储器芯片需要大量的处理步骤，并需要制造大量离散的存储器单元，所以极少数存储器单元不能适当运作，将是不可避免的。这一工业中所采用的最重要的片上错误恢复技术之一是一般概念上冗余技术。在冗余技术中，把一或多个冗余单元行添加于芯片中。这些冗余单元行既可以是冗余字行，也可以是冗余比特行。通常，为每一冗余行提供一个标准的地址译码器。在制造存储器芯片之后，对其进行了测试，以确定瑕疵存储器单元的地址。可以使用任何种类的非易失存储器，把这些地址编程到针对冗余行的地址译码器中。当针对一个其上存在瑕疵单元的行把一个外部地址提供于存储器芯片时，针对冗余行的地址译码器激活一个冗余行的而不是激活包括瑕疵存储器单元的行。在这一方式中，如果存储器芯片中的离散单元是不工作的，那么可以用冗余单元取代它们。例如，在US-A-3753244和US-A-3755791中描述了这样的冗余系统。图2描述了类似以上冗余系统的一个用于存储器错误恢复的电路配置。其中，配置了非易失元素(NVE)10，例如，熔丝存储器或快闪存储器，以存储瑕疵地址。NVE 10的设置或写入，是在测试了所涉及存储器之后进行的。在一个操作模式期间，把一个初始化周期用于读取瑕疵地址信息，并用于把其存储在一个易失存储器和比较单元(VSC)20中。VSC 20包括锁存器、触发器或一个SRAM(静态随机存储器)存储器。因此，瑕疵地址信息总是可得的，并能够将其与外加地址进行比较。之所以要把瑕疵地址信息从NVE 10到传输VSC 20，出于多方面的原因。一方面，在每次寻址时读取NVE 10，然后将所读瑕疵地址信息与外加地址进行比较，是十分耗时的。另一方面，如果在NVE 10中使用了阻熔等，由于要求高读取电流，所以会增大能量消耗。通常，人们希望通过一个非常快的过程把外部地址与瑕疵地址信息加以比较，并希望能够通过在VSC 20中使用一个易失存储器实现这一过程。在图2中所示的配置中，按如下方式进行存储器的寻址。提供了一一个8个比特的4个瑕疵地址的冗余存储器部分。因此，需要把32个比特存储在NVE 10中，而且在VSC 20中读取它们，并存储它们。把一个8个比特的外加地址Aext提供于VSC 20。把外部地址(例如A0～A7)与VSC 20的4个比特序列(比特号0～7、8～15、16～23以及24～31)进行比较，其中，这4个比特序列相应于可得的瑕疵地址。如果外部地址Aext的全部8个地址比特与存储在VSC 20中的比特序列之一相匹配，那么通过发布信号RR0～RR3之一，激活被寻址存储器的冗余部分中的一个冗余行。在这一情况中，将不选择或去激活正常的行译码器，以至于可不对包括瑕疵单元的行加以寻址。通过向被寻址存储器的地址译码器发布一个相应的信号，可以实现这一点。然而，即使是存储在VSC 20的瑕疵地址信息，也会受到各种类型错误的影响，这些错误可能会改变一个瑕疵地址比特的状态。对于系统的功能而言，这可能会导致严重的后果。因此，本专利技术的一个目的是，提供一种用于存储器错误纠正的方法和电路配置，通过这一方法和电路配置，可以增强所使用的冗余系统的可靠性。根据如权利要求1中所定义的一种方法，以及根据如权利要求7中所定义的一种电路配置，可以实现这一目的。根据本专利技术，在一个瑕疵单元的记录或存储期间，可以为其地址增加一个冗余地址。然后，在把所存储的地址与一个外部的或运行时间地址进行比较之前，把一个用于检测或纠正错误的错误处理施加于所存储的地址。从而，可以防止因瑕疵冗余地址所造成的错误。在这一电路配置中，把一个错误处理电路添加于瑕疵地址信息的易失存储器和具有外加地址的瑕疵地址信息的比较功能之间的冗余系统。因此，至少需要把1个附加比特所要求的冗余度引入非易失元素中，并引入针对瑕疵地址信息的易失存储器。当由于一个错误(例如一个α粒子等)改变了易失存储器或非易失存储器中的1个比特的瑕疵地址信息时，错误处理电路将纠正或至少检测出这一故障，而且系统将继续运作。较佳的做法是令错误处理为一个错误纠正处理。因此，对添加于瑕疵地址信息的冗余量加以选择，以便能够地对一个检测出的错误加以纠正。这一编码可以为能够直接纠正一个检测出的错误的任何种类的错误纠正编码。可以在一个初始化过程中从一个非易失存储器中读取瑕疵地址信息，并可以把它们存储在一个易失存储器中。可以通过把一系列预确定的错误纠正代码添加到瑕疵地址信息中，增加冗余度。另外，错误处理步骤还可以包括一个译码步骤，用于对编码的瑕疵地址信息进行译码。较佳的做法是令易失存储器可以为锁存器、触发器或SRAM存储器。非易失存储器可以为一种熔丝存储器、抗熔或快闪存储器、一种EPROM(可擦可编程只读存储器)、一种EEPROM(电可擦PROM)、一种FeRAM(铁电随机存取存储器)或一种MRAM(磁RAM)或任何其它合适类型的非易失存储器。以下，将参照附图更详细地描述本专利技术的一个优选实施方案。在这些附图中附图说明图1描述的是一个具有根据本专利技术优选实施方案的冗余系统的电路配置的示意性结构图；图2描述了一个人们所熟悉的具有冗余系统的电路配置；图3描述的是在测试了存储器配置之后的一个非易失存储器的初始设置的示意性流程图；图4描述了一个根据本专利技术的存储器错误处理方法的示意性流程图；现在，将根据一个错误处理电路配置描述这一优选实施方案，其中，把错误处理电路配置作为冗余系统的一部分添加到一个瑕疵地址寄存器中。图1描述了一个电路配置。其中，作为一个易失存储器，例如一种熔丝存储器、抗熔或快闪存储器或一种EPROM(可擦可编程只读存储器)、一种EEPROM(电可擦PROM)、一种FeRAM(铁电随机存取存储器)或一种MRAM(磁RAM)或任何其它合适类型的非易失存储器，提供了一个NVE 10，用于存储一个32个比特的编码的瑕疵地址信息，其中已经把用于错误处理的N个附加的冗余比特添加于这一32个比特的编码的瑕疵地址信息中。数N可以为5，并假设使用了一个用于错误纠正的汉明码(hamming code)。然而，需要加以注意的是，也可以使用任何其它的数N，只要能够实现错误纠正或错误检测即可。把或可以把NVE 10连接于一个易失存储器或存储器VS 22，可以在这一易失存储器或存储器VS 22中存储具有N个附加比特的编码的瑕疵地址信息。把VS 22连接于一个用于执行错误处理的错误处理电路24，其中，通过使用用于错误检测以及可选的错误纠正的N个地址比特，执行错误处理。另外，把编码的瑕疵地址信息译码成其最初的大小，例如32比特，从而可以提供一个纠正了错误的瑕疵地址信息。在电路配置仅适合于执行错误检测的情况下，可以对错误处理电路24加以配置，以输出一个指示一个错误的信号，以至于可以启动对存储器配置或其它合适的错误处理操作的一个新的初始化。如果把一个错误纠正处理提供于错误处理电路24中，则可以确保把一个正确的瑕疵地址信息提供于一个相继的比较电路26，在比较电路26中，根据人们所熟悉的冗余系统，如以上结合图2所描述的，把瑕疵地址信息与本文档来自技高网...

【技术保护点】
用于在存储器配置中执行错误纠正的方法，该方法包括下列步骤：ａ）确定一个指示所述存储器配置的一个瑕疵存储器单元的地址的瑕疵地址信息；ｂ）通过把一种编码施用于所述瑕疵地址信息添加冗余度；ｃ）存储所述编码的瑕疵地址信息；以 及ｄ）在把所述编码的瑕疵地址信息与一个用于寻址所述存储器配置的地址进行比较之前，实施对所述编码的瑕疵地址信息一个错误处理。

【技术特征摘要】
EP 2001-6-21 01202406.31.用于在存储器配置中执行错误纠正的方法，该方法包括下列步骤a)确定一个指示所述存储器配置的一个瑕疵存储器单元的地址的瑕疵地址信息；b)通过把一种编码施用于所述瑕疵地址信息添加冗余度；c)存储所述编码的瑕疵地址信息；以及d)在把所述编码的瑕疵地址信息与一个用于寻址所述存储器配置的地址进行比较之前，实施对所述编码的瑕疵地址信息一个错误处理；2.根据权利要求1的方法，其中，所述错误处理是一个错误纠正处理。3.根据权利要求1或2的方法，其中，所述编码是一个错误纠正编码。4.根据以上权利要求之一的方法，其中，在一个初始化过程中，从非易失存储器(10)读取所述瑕疵地址信息，并将其存储在一个易失存储器(22)中。5.根据以上权利要求之一的方法，其中，通过把预确定数量的错误纠正代码比特添加于所述瑕疵地址信息，增加所述冗余度。6.根据以上权利要求之一的方法，其中，所述错误处理步骤包括一个译码步骤，用于对所述编码的瑕疵地址信息进行译码。7.一种在...

【专利技术属性】
技术研发人员：AMH迪特维格，R库彭斯，RHW萨尔特斯，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]