半导体存储装置包括：大量字线，含有一条或多条冗余字线；大量的位线对；大量的存储单元，连接到上述字线和上述位线；大量的字线驱动器，每个驱动器连接到上述字线的相应的一个端点并由大量的字线控制信号控制；以及大量的第一字线控制电路，分别位于上述字线的另一端点，每个上述第一字线控制电路接收上述字线中相应一条的信号电平，其中，在上述相应字线的信号电平为第一种电平的情况中，每个上述第一字线控制电路切换为导电状态，并将上述第一种电平信号输出到上述相应的字线，在第一种电平，连接到上述相应字线的上述存储单元中的相应存储单元变为高阻状态。而在上述相应字线的信号电平是第二种电平的情况中，上述第一字线控制电路中的每一个切换成非导电状态，在第二种电平，上述相应存储单元变成能进行数据输入／输出的一种状态。
【技术实现步骤摘要】
本专利技术涉及含有冗余卸放电路的半导体存储设备。
技术介绍
一般，例如静态随机存储器(SRAM)和动态随机存储器(DRAM)的半导体存储设备除了芯片上的普通存储单元阵列外，还放置了冗余存储单元阵列，以改进它的成品率。当在半导体存储设备测试过程中确定在普通存储单元阵列中存在有缺陷的存储单元时，用冗余存储单元替代有缺陷存储单元。因此，将半导体存储设备完善成无缺陷元件。即，执行所谓冗余卸放。下面描述半导体存储设备的先前技术。图14是第一传统实例的半导体存储设备(SRAM)的配置图。图14中的半导体存储设备含有存储单元1，字线驱动器2，冗余字线驱动器3，位线预充电控制信号线驱动器4，位线预充电电路5，字线WL1和WL2，冗余字线RWL，位线对BL1，/BL1和BL2，/BL2，及位线预充电控制信号线PCGL。WLCG1到WLCG3和PCG分别指明字线控制信号和位线预充电控制信号，而“A”表示字线上的一个断点。字线驱动器2是连接到相应字线WL1和WL2的缓冲器，并待输入的相应字线控制信号WLCG1和WLCG2，分别经相应字线WL1和WL2传输到存储背单元1。冗余字线驱动器3是连接到冗余字线RWL的缓冲器，并在字线WL1和WL2中存在缺陷等情况下，驱动器3将待输入的字线控制信号WLCG3经冗余字线RWL分别传输到存储单元1。位线预充电控制信号线驱动器4是连接到位线预充电控制信号线PCGL的缓冲器，将输入的位线预充电控制信号PCG输出到位线预充电控制信号线PCGL，并使位线预充电电路5激活或不激活。每个存储单元1连接到字线(包括冗余字线)和一对位线。图15是电路图，示出存储单元1的特定配置。在图15中，Q1和Q2是存取晶体管，Q3和Q4是驱动晶体管，Q5和Q6是负载晶体管。WL是字线，BL和/BL是一对位线，而VDD是电源端。存取晶体管Q1和Q2的栅级端连接到字线WL或冗余字线RWL，其上的漏极端分别连接到位线对BL和/BL。驱动晶体管Q3和负载晶体管Q5构成第一反相器，而驱动晶体管Q4和负载晶体管Q6构成第二反相器。第一反相器的输出端连接到第二反相器的输入端，并且第二反相器的输出端连接到第一反相器的输入端，因此构成一个闩锁电路。闩锁电路存储和保持数据。当字线WL或RWL(包括冗余字线)变为H电平(高电平)时，连接到该线的存储单元1将存储在那里的数据输出到位线对BL和/BL，或接收经位线对BL和/BL传送的互补信号(数据)输入。图16是电路，示出位线预充电电路5的特定配置。在图16中，Q7和Q8是预充电晶体管，Q9是平衡晶体管，BL和/BL是一对位线，PCGL是位线预充电控制信号线，而VDD是电源端。预充电晶体管Q7，Q8和平衡晶体管Q9的每个栅级端连接到位线预充电控制信号线。预充电晶体管Q7和Q8的漏极端分别连接到位线对BL和/BL，而源极端连接到电源端VDD。平衡晶体管Q9的源极端和漏极端分别连接到位线对BL和/BL。当位线预充电控制信号PCG为L电平时，位线预充电电路5变成激活状态，并对位线对BL1，/BL1和BL2，/BL2进行预充电。当位线预充电控制信号PCG为H电平时，位线预充电电路5变成非激活，并变成高阻态。下面将描述这样构成的半导体存储装置的操作。首先，将解释字线上未发生断点A的情况。当所有字线驱动器2和冗余字线驱动器3输出L电平的字线控制信号WLCG1到WLCG3时，所有存储单元1变成高阻状态(不能进行数据输入/输出的状态)。在那时，位线预充电控制信号PCG(位线预充电控制信号线驱动器4的输出信号)变成L电平，位线预充电电路5变激活状态。所有位线对BL和/BL由位线预充电5预充电到H电平(VDD电平)。接着，当位线预充电控制信号PCG变成H电平时，位线预充电电路5变为非激活状态(高阻状态)。当所有字线驱动器2和冗余字线驱动器3中的任何一个驱动器输出H电平时，经过字线WL或RWL输入H电平的存储单元1变为激活(能进行数据读或写操作)。在接收到H电平的字线控制信号WLCG输入的存储单元1中，存取晶体管Q1和Q2的栅极打开，经过连接到存取晶体管Q1和Q3的位线对BL和/BL，分别执行将数据写进闩锁电路Q3和Q4，或从闩锁电路读出数据的操作。当完成存储单元1的数据读或写操作时，字线控制信号WLCG从H电平返回到L电平，存储单元1变成高阻状态。位线预充电控制信号PCG又变成L电平，位线预充电电路5激活。因此，位线对BL和/BL预充电到H电平。随后，重复上述过程。接着描述字线上发生断点A的情况。假定在图14中如A所示点上发生断点。即使字线驱动器2经带有断点的字线WL1传输H电平的字线控制信号，不可能对连接到断点A右边字线WL1上的存储单元进行正常的读和写数据操作。在这样一种情况中，通过主要依据下面叙述的方法执行冗余卸放，实现一种无缺陷的半导体存储设备。使有断点的字线WL1变成L电平(使连接到字线WL1的字线驱动器2的输入端连接到接地点)并使连接到字线WL1的所有存储单元1处于高阻状态。使输入到连接在字线WL1的字线驱动器2的字线控制信号WLCG输入到冗余字线驱动器3。冗余字线驱动器3经过冗余字线RWL将字线控制信号WLCG传送到存储单元1，由此，在连接到冗余字线RWL的存储单元1内进行数据读或写操作。通过用连接到冗余字线RWL的存储单元替代连接到含有断点的字线WL1上的存储单元，半导体存储设备能进行正确的数据读写操作。然而，上述的传统配置存在如下所述的问题。在图14中，即使将连接到含有断点的字线WL1的字线驱动器2的输入端连接到接地点，断点A右边的字线WL1仍始终处于浮动状态。在处于浮动态的字线WL1的电位等于或高于存储单元1的存取晶体管Q1和Q2的栅极阀值电位的情况中，连接到断点A右边字线WL1的所有存储单元1总是处在激活状态(一直能进行数据读写操作的状态)。即使用连接到冗余字线RWL上的存储单元替代连接到含有断点的字线WL1上的存储单元，有一种可能连接到浮动态字线上的存储单元1在存储单元阵列中仍维持激活状态。在正常字线而不是含有断点的字线(图14中的字线WL2或冗余字线RWL)变为H电平的情况中，经过位线对(图14中的BL2和/BL2)，在连接到浮动态的位线并一直维持激活的存储单元1与连接到正常字线并变为激活的存储单元1之间可能发生数据冲突。导致损坏连接到正常字线上的存储单元1内的数据。在位线预充电信号PCG变为L电平以及位线对预充电到H电平期间，会发生问题会有穿透电流(pass-through current)在连接到浮动态字线的存储单元和位线预充电电路之间流动。当字线上产生断点时，并当冗余字线上产生断点时都会引起上述的问题。在未受理专利申请号11-213690中描述的作为传统实例的半导体存储设备含有解决该问题的装置。将部分地参考它的附图及说明，描述未受理专利申请号11-213690中描述的半导体存储设备。图17是第二个传统实例的半导体存储设备的配置图。图17示出存储单元阵列30，备用存储单元阵列31，行译码器32，备用行译码器33，列译码器34，输入/输出电路35。下拉电路36，静态存储单元20，备用静态存储单元21，NOR(或非门)电路22，一对输入/输出线23，列选择门电路24，本文档来自技高网...
【技术保护点】
一种半导体存储设备，其特征在于，包括：大量的字线，含有一条或多条冗余字线；大量的位线对；大量的存储单元，连接到所述字线和所述位线对；大量的字线驱动器，每个驱动器连接到每条所述字线的一个端点，并由大量的字线控制 信号控制；及大量的第一字线控制电路，分别位于所述字线的所述另一端点，每个所述第一字线控制电路接收所述字线中相应一条的信号电平，其中在所述相应字线的所述电平为第一种电平情况下，每个所述第一字线控制电路切换成导电状态，并将所述第 一电平的信号输出到所述相应字线，在所述第一种电平，连接到所述相应字线的所述存储单元中相应的存储单元变成高阻状态，及在所述相应字线的所述信号电平为第二种电平的情况下，每个所述第一字线控制电路切换成非导电状态，在所述第二种电平，所述相应 存储单元变成能执行数据输入／输出的一种状态。
【技术特征摘要】
JP 2003-6-9 2003-1641651.一种半导体存储设备，其特征在于，包括大量的字线，含有一条或多条冗余字线；大量的位线对；大量的存储单元，连接到所述字线和所述位线对；大量的字线驱动器，每个驱动器连接到每条所述字线的一个端点，并由大量的字线控制信号控制；及大量的第一字线控制电路，分别位于所述字线的所述另一端点，每个所述第一字线控制电路接收所述字线中相应一条的信号电平，其中在所述相应字线的所述电平为第一种电平情况下，每个所述第一字线控制电路切换成导电状态，并将所述第一电平的信号输出到所述相应字线，在所述第一种电平，连接到所述相应字线的所述存储单元中相应的存储单元变成高阻状态，及在所述相应字线的所述信号电平为第二种电平的情况下，每个所述第一字线控制电路切换成非导电状态，在所述第二种电平，所述相应存储单元变成能执行数据输入/输出的一种状态。2.按照权利要求1所述半导体存储设备，其特征在于，进一步包括大量的第二字线控制电路，分别位于非所述字线两端的其他点上，每个所述第二字线控制电路接收所述字线中相应一条的信号电平，其中在所述相应字线的所述信号电平为第一种电平的情况下，每个所述第二字线控制电路切换成导电状态，并将所述第一种电平的信号输出到所述相应字线，在所述第二种电平，连接到所述相应字线的所述存储单元中相应存储单元变成高阻状态，及在所述相应字线的所述信号电平为第二种电平的情况下，每个所述多个第二字线控制电路切换成非导电状态，在所述第二种电平，所述相应存储单元变成能执行数据输入/输出的一种状态。3.按照权利要求1所述的半导体存储设备，其特征在于，每个所述第一字线控制电路包括反相器元件，接收所述字线的所述信号电平的输入；及第一字线控制元件，连接到所述相应字线，所述第一字线控制元件接收所述反相器元件的输出信号。4.按照权利要求3所述半导体存储设备，其...
【专利技术属性】
技术研发人员：山上由展，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。